论文部分内容阅读
片上仿真(On Chip Emulation)是系统级芯片(System-on-a-Chip,SoC)进行调试与诊断的新型方法.本文讨论一种采用JTAG结构实现SoC芯片片上仿真器的方法.此方法已应用于以C<*>CORE为核心的SoC设计平台.
采用JTAG结构实现SoC芯片的片上仿真器及接口
【摘 要】
：
片上仿真(On Chip Emulation)是系统级芯片(System-on-a-Chip,SoC)进行调试与诊断的新型方法.本文讨论一种采用JTAG结构实现SoC芯片片上仿真器的方法.此方法已应用于以CCORE为核心的SoC设计平台.
【机 构】
：
哈尔滨工业大学微电子中心(哈尔滨) 苏州国芯科技有限公司(苏州)
【出 处】
：
企业信息化高级论坛全国第12届CAD/CG学术会议
【发表日期】
：
2002年12期
其他文献
"软件示波器"是用户对复旦大学近期研制的"并行与分布式计算机监测系统MSNAT"的一种通俗称呼.它相当确切地反映了该监测系统对于复杂软件运行时分析的功效.它采用了基于事件驱动的、硬软件混合监测技术,可视化界面使它方便地支持动态分析的方法.本文介绍其基本原理和应用方法,以及应用实例.
基于最少谓词思想的路径生成方法得到广泛的认可,但其实现方法的不同同样会影响路径的可达效果.本文在简单了解了基于控制流的最少谓词路径构造后,主要介绍基于数据流信息的,具体应用基本程序切片技术来生成可达路径方法,该方法可生成几乎有最少谓词的路径,有较好效果.
本文综述SOC的功能验证方法.分析了当前验证方法的不能适应SOC的验证要求.同时说明形式化验证的优点和缺点和混合验证方法的发展.简要介绍系统级设计语言SystemC和OVL验证库.指出利用Verilog语言的PLI,研究用C++把模型检验、定理证明、模拟等验证方法有机的结合起来,把混合验证方法的研究同具体领域的芯片系统的研制结合起来,将是解决SOC验证问题的有希望的途径.
降低测试期间的功耗是当前学术界和工业界新出现的一个研究领域.在可测试性设计中进行功耗优化的主要原因是数字系统在测试方式的功耗比在系统正常工作方式高很多.测试功耗会引发成本增加,可靠性降低,成品率下降.文中首先介绍低功耗测试技术中的基本概念和功耗建模方法,分析测试过程中功耗升高的原因,对已有的几种主要的降低测试功耗方法进行详细分析,最后指出低功耗测试技术的发展趋势和应解决的若干问题.
迁移关系的构建是基于BDD模型检验中一个重要环节,而建立一个占内存尽可能小的关系一直是一个挑战,通常的做法是对迁移关系进行分割,本文提出了一种的对分割后的迁移关系进行分组的规则,通过对ISCAS-89中时序电路的试验表明该方法对其中部分电路是有效可行的.
CDFG是在综合中比较常用的行为描述的中间表示方式.近来,在系统级芯片SOC中很多软/硬件划分和形式验证也使用CDFG作为行为描述的中间表示方式.本文介绍了一种面向SOC设计的层次化COFG格式,并且给出了严格的定义.这种层次化的CDFG格式在以往的CDFG上进行了扩充,允许使用者定义层次化CDFG,并且给出了层次化CDFG的标准控制结构.文中还提出了CDFG的形态树的概念,这将对准确地理解CDF
本文介绍基于功能特征技术设计变电系统倒闸操作主接线间隔线路图形的方法.通过图元功能特征(几何特征点、属性特征等)定义建立间隔线路动态父子关系链,以一个间隔线路组成一个结构群体,采用人工智能的方法自动生成间隔线路图形,同时,基于特征点的约束机制动态编辑线路模板中的子图元以使主接线图形满足设计要求.
虚拟多介质(Quasi-Multiple Medium,QMM)是一种基于直接边界元方法的寄生电容快速提取算法.本文对虚拟多介质方法进行了改进,提出一种非均匀虚拟切割方法,能进一步减少系数矩阵中非零元的数目.对来自实际版图三维互连电容的计算表明,基于非均匀切割的虚拟多介质方法可提高寄生电容提取速度.
对不可测故障进行测试产生是影响时序电路测试产生效率的一个重要因素.在本文提出了一种基于简化可控性计算的识别时序电路中不可测故障的算法,运用该算法无须搜索便可识别出时序电路中相当一部分不可测故障.针对ISCAS89电路的实验结果也验证了其有效性.
近年来,SOC设计方法学的研究越来越引起人们的注意.C语言适合对系统进行高层次的描述.C语言的系统描述经过软硬件划分之后,要求将硬件实现部分转换为适合于综合的VHDL语言.本文通过分析两种语言的区别,提出并实现了适于表达C语言描述内容的VHDL结构形式,并对几种C语言结构提出合理的转换方案.实验表明,本文提出的方案是正确的和有效的.