【摘 要】
：
本文设计了一款应用于多核多线程处理器中的高速寄存器文件.该寄存器文件在硬件上支持4线程处理,大小为128-entry×72-bit,具有3读2写端口.针对其支持多线程的特点,主要采用了带预判断的动态译码器、偏斜的驱动链、快速的读出控制电路和精细调节的时钟等优化处理技术,有效的提高了该寄存器文件的速度.模拟结果表明,在0.13μm工艺下,最大延时小于250ps,达到了设计目标。
【机 构】
：
国防科技大学计算机学院 长沙 410073
【出 处】
：
第十二届计算机工程与工艺全国学术年会(NCCET08)
论文部分内容阅读
本文设计了一款应用于多核多线程处理器中的高速寄存器文件.该寄存器文件在硬件上支持4线程处理,大小为128-entry×72-bit,具有3读2写端口.针对其支持多线程的特点,主要采用了带预判断的动态译码器、偏斜的驱动链、快速的读出控制电路和精细调节的时钟等优化处理技术,有效的提高了该寄存器文件的速度.模拟结果表明,在0.13μm工艺下,最大延时小于250ps,达到了设计目标。
其他文献
针对X型DSP芯片低功耗的特点,设计了一款大小为16K的低功耗ROM.本文主要介绍设计中使用的一种改进的预充电结构,和传统结构的对比,它的功耗仅为后者的1/15.芯片的功能验证阶段对ROM进行了严格的测试,结果表明能满足低功耗和严格的时序要求.
设计具有良好稳定性和线性延迟特性的压控延迟线对减小系统抖动、提升系统性能有重要意义。本文设计了一种改进的差分延时单元,该延时单元具有较强的抑制动态电源噪声的能力及良好的线形延迟特性。在此基础上,基于0.13um CMOS工艺设计了一种800MHz、32相的压控延迟线.模拟结果表明:在工作频率为800MHZ下,本文设计的延迟单元组成的压控延迟线基本能满足所需的性能要求.
为了提高多媒体数据的处理能力,高性能DSP普遍引入了SIMD技术.作为DSP重要组成部分的乘法器也必须具备这一功能.本文以传统乘法器设计为基础,通过减少部分积个数,采用有限符号位扩展,统一部分积阵列结构等技术,极大地降低了SIMD实现的复杂度.以4-2压缩器和5-2压缩器为主的压缩阵列进一步提高了性能.在0.13μm工艺下,混合使用互补型静态CMOS与传输管逻辑,对关键电路的实现和结构进行优化,该
DSP经常需要与不同速度的外设芯片进行通信.在XDSP中提供了两种机制实现与外设芯片的速度匹配:一是利用软件设置XDSP内部的等待状态寄存器,可插入0～14个机器等待周期;二是提供READY信号引脚,由外部电路控制可以产生任意数目的等待周期.本文详细介绍XDSP与外设芯片的速度匹配机制,并通过模拟验证其功能的正确性。
VxWorks自身已对硬件设备提供了非常广泛的支持,但是如果系统中采用了专用硬件设备则需要专门编写驱动程序.本文详细分析了VxWorks环境下驱动程序开发与设计原理;针对驱动程序实现的困难,给出VxWorks下实现驱动程序的工作流程和基本框架.
论述了VxWorks启动类型,启动过程和几种启动类型的优缺点,把VxWorks三种启动模式进行分析对比,概述了对于适应星载系统要求进行系统剪裁的原则.
本文设计并实现了一款应用于X-DSP中的指数编码器,它是一种在对累加器中的值进行规格化操作时,给桶形移位器提供移位值的专用硬件电路.该指数编码器在2.5 V的工作电压下,工作频率为200 MHz时,平均功耗为1.772mw,符合高性能低功耗DSP的要求.
本文采用SMIC 0.25um 工艺,设计了一款用于DSP领域的CMOS锁相环电荷泵.该电荷泵电路有可编程的偏置电流,电流大小由锁相环的倍频系数控制.并且在一定程度上解决了传统电荷泵存在的问题。电荷泵的输出也达到了相当宽的范围:0.6V-2V.
Y型DSP是一款具有强大的数据处理能力的高性能、超低功耗数字信号处理器,本文针对Y型DSP的数据运算单元,着重研究了其特殊的结构组成——包括一个双乘累加单元、一个移位单元、一个算术逻辑运算单元和一个寄存器堆等四个功能部件,并在深入分析Y型DSP指令系统以及性能需求的基础上,研究了各个子部件的内部结构和数据通路,为后续的设计实现提供了极具价值的,详尽可靠的依据.
A-bis模式广泛应用于部分高性能微处理器和语音通信系统,能对语音信号进行了更深一层的压缩,从而减少了数据传榆的带宽.本文在分析研究A-bis工作机理的基础上,设计了A-bis模块,并在X型DSP中正确实现.