论文部分内容阅读
在使用HDL语言进行实际的大规模集成控制电路的设计过程中，由语语言的句法，综合工具以及系统对电路本身的要求等因素的限制，加上至今没有形成一个系统的算法。因此，对不同器件或电路进行建模，甚至是对同一器件或电路在不同要求下建模的时候，都会出现语言结构上的多样化。该文针对这种情况提出了设计风格和设计技巧的概念，并以具体的Verlog HDL模型为例，对此作出了相应的解释。