一种高压运算放大器的设计

来源 :四川省电子学会半导体与集成技术专委会2008年度学术年会 | 被引量 : 0次 | 上传用户:cai_yankun
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
本文设计了一款双高压单片集成MOSFET运算放大器,它适用于静电传感器和静电偏移应用。由于每个放大器所提供的额定电压为350V,输出电流为60mA,对高压压电驱动电路来说该高压运放也是极好的低功耗选择。MOSFET输出使该高压运放避免了二次击穿限制,其功耗维持在最小值,每个放大器静态额定电流只有2mA.该运放用陶瓷封装,有18个管脚,对每个放大器有极好的补偿。
其他文献
本文提出一种具有不对称双栅并在漂移区采用阶梯变掺杂的SOI LDMOS器件结构(Asymnetrical Double Gate SOI LDMOS With step profile,AsDG SOI LDMOS),埋入P-body区之下的栅电极可以改善器件导通时电子的流通路径并在反向耐压时改善表面场分布,同时在漂移区采用阶梯变掺杂,因此可以有效提高器件的击穿电压并降低器件的比导通电阻。通过二维
本文利用二维仿真研究了不同栅终端场板结构下的AlGaN/GaNHEMTs沟道电场的分布情况。仿真基于漂移扩散模型,考虑了迁移率的高场饱和效应,忽略了自热效应与热载流子效应。分析表明,在栅场板长度和栅漏间距一定的情况下,绝缘层厚度过大或者过小都会使击穿电压大幅减小;在绝缘层厚度和栅漏间距一定的情况下,栅场板长度超过某个值后,击穿电压不会再提高;在绝缘层厚度和栅场板长度一定的情况下,栅漏间距超过某个值
提出一种用于PDP(Plasma Display Panel)驱动电路的SOI高压P型LDMOS器件结构,分析了其特有的背栅效应,以及漂移区浓度,漂移区长度、栅极板长度等参数对器件击穿电压的影响。所设计的器件结构已成功用于一种64位,80V,40Mhz的PDP寻址驱动芯片。
全差分运算跨导放大器(OTA)被广泛应用于混合信号电路设计中。在一些应用如高过采样率SIGMA-DELTA ADC 中,要求运算跨导放大器有很大的带宽。本文详细分析了增益提高技术的原理和设计要点,并基于此设计了一种折叠式套筒结构全差分跨导放大器。设计采用SMIC0.35um工艺实现,其增益可达110db,带宽达400Mhz,完全能够满足一般设计要求。
本文提出了一种基于0.22μm标准CMOS工艺设计的典型的带隙基准电压源的设计方法,对于经典的带隙基准源电路加以启动电路和一些改进后,可产生两个电压,一个是与温度无关的基准电压。另一个是对电源依赖性很小的电压,这两个电压可用于FPGA中的独立电源供电,用于电压比较器来作为参考电压进行比较,用于振荡器的输入等。该设计最终经过流片,经测试芯片性能良好。
本文提出一种槽栅MOS控制的TMCT品闸管。该器件为六层结构,包括品闸管部分、PNP品体管部分和槽栅控制部分。借助仿真软件MEDICI分析该器件的电流分布和i-v特性,并与EST器件和IGBT器件对比;结果表明TMCT能具有更小的元胞、更均匀的电流分布和更大的电流饱和能力。理论分析表明该器件同时具有较高的击穿电压,更大的安全工作区。
本文提出了一种新的双多晶工艺。通过分析VDMOS导通电阻和击穿电压,找出影响器件静态特性的关键参数:栅长。针对该参量的模拟,寻找一种集成于9μm外延厚度BCD工艺的优化设计方法。得到了耐压90V,比导通电阻为194.4mΩ·cm2的优化器件,并将该模型应用到自主研发的70V BCD工艺中去,得到了良好的验证。
开发700V高压BCD(BJT/CMOS/DMOS)工艺技术。该工艺在CMOS工艺基础上主要增加As埋层注入、p_top降场层注入以及Pbase注入等工艺步骤,可实现高压DMOS、低压BJT、低压CMOS器件的单片集成。应用此工艺可研制出一种BCD单片集成的高压智能功率开关芯片,其中DMOS耐压为700V,低压器件满足一般电路要求。结果表明该BCD工艺适合高压SPIC研制开发。
提出了一种体二极管优化的VDMOS新结构。该新结构在传统VDMOS结构的基础上,于P型基区下方并紧靠P型基区处引入一个N+层。仿真结果表明,在相同的元胞尺寸下,该结构的导通电阻、反向恢复时间和反向恢复电流都比常规VDMOS结构的小。
自1985年xilinx公司推出第一片现场可编程逻辑器件(FPGA)至今,隔离岛型FPGA的结构已经深入人心,该结构也被公认为业内最优的FPGA结构,其它改进型都是基于该结构进行的。本文在仔细研究了FPGA内部结构的基础上提出了一种崭新的FPGA结构,称之为环形FPGA,该结构与同规模隔离岛FPGA相比在降低布线延迟方面有一定的提高。