【摘 要】
：
本文背景为龙芯1号处理器为了适应SOC设计的需要,改造为IPCore过程中,在IPcore进行功能验证时候,遇到矩阵测试向量仿真速度很慢,2个256项的矩阵进行加法操作,RTL仿真竟然需要
【机 构】
：
中国科学院计算技术研究所 北京 100080
【出 处】
：
第十届计算机工程与工艺全国学术年会
论文部分内容阅读
本文背景为龙芯1号处理器为了适应SOC设计的需要,改造为IPCore过程中,在IPcore进行功能验证时候,遇到矩阵测试向量仿真速度很慢,2个256项的矩阵进行加法操作,RTL仿真竟然需要上百小时,本文通过对仿真log进行详细分析,最后发现是由于仿真环境中RAM设置太小,处理器在进行矩阵操作时候发生大现模换页造成的原因.最后通过扩大仿真RAM,仿真时间缩短为28小时,使得在实际工作中仿真速度大幅度加快。
其他文献
芯片设计进入深亚微米时代后,Floorplan变得更为重要,它将影响到芯片的面积、速度、信号完整性和设计周期.本文从确定芯片尺寸、设计层次、预布局等方面介绍了Floorplan的各
随着影像学技术手段的进步,胰腺囊性肿瘤的检出率显著增加。其主要包括浆液性囊腺瘤(SCN)、黏液性囊腺瘤(MCN)、导管内黏液性乳头状肿瘤(IPMN)及实性假乳头状瘤(SPN)等。由于
可编程时钟调相逻辑产生的时钟延时由可编程的输入来确定.常规的全芯片静态时序分析方法需要对可编程时钟调相逻辑模块的不同的编程输入进行时序分析,故十分耗时.本文提出一
美国通讯社合众社於四月五日在其自华盛顿发出的电讯中,公布了美国单独拟制的“对日和约草案”的全文。四月六日,美国国务院发表声明,承认“美国於数天之前,确已机密地将一
本文在理论推导的基础上引入了描述单粒子效应的经典双指数模型,并以这个为原形利用器件数值模拟的数据进行数值拟合确定了模型参数,然后将此模型带入电路级模拟软件Hspice中
本文提出了一种电路模拟和静态时序分析相结合的时钟树分析技术.其基本思想走通过电路模拟来计算单元的延时,而用静态时序分析的方法来计算路径延时.其兼具了电路模拟的高精
Alfin-like PHD finger是植物中特有的一类转录调控因子,在调控植物生长发育、非生物胁迫响应及抗病反应等过程中起重要作用.为全面了解Alfin-like PHD finger基因家族在雷蒙
为了解柿主栽品种苗期抗旱性能,筛选苗期抗旱性的指标,以生长和管理一致12个品种幼苗为材料,分析其25个指标,对柿品种抗旱性进行综合评价.结果 表明:18个指标在不同品种间均
本文通过对DFT(Design-For-Test)可测性技术的研究,详细介绍了可测试技术的基本概念,以及内部扫描设计、内建自测试(BIST)设计和边界扫描设计的具体实现过程.并给出在ASIC(Ap
对WISHBONE片内总线通讯协议进行简要介绍之后,采用Top-Down设计方法完成了WISHBONE片内总线结构所有控制部件的RTL级硬件建模,并通过逻辑综合、优化得到了门级电路网表.经验