近年来,无线通讯市场和CMOS工艺发展迅速,促进了射频集成电路研究的不断深入。频率合成器是射频收发机中的一个重要模块,它能够从一个或多个参考频率中产生不同的具有高稳定度、高频谱纯度的本振信号。现代无线通信市场要求频率合成器向高频段发展,并且,市场上多种通信协议共存的现象使得频率合成器在满足快速切换频道的同时保证高的频谱纯度,这就需要设计出高性能的频率合成器。锁相环频率合成器因其良好的性能是目前使用的主流合成器结构之一,其中的分频器是整个合成器的关键部分,它的工作效果将直接影响整个合成器的最终结果。而且,在研究小数分频器时,多模分频器相比于双模分频器有不可替代的作用。论文首先对相关频率合成器文献进行调研,介绍了现有几种不同的频率合成器结构,其中,重点阐述了锁相环频率合成器的基本原理以及各组成模块。分析了锁相环的线性模型,对比了整数分频频率合成器和小数分频频率合成器的优缺点。接着研究了分频器的三种实现形式,重点介绍了本文采用的源级耦合(SCL)结构电路。对分频器结构中常用的同步分频器和异步分频器的基本工作原理做了简单的描述,介绍了几种简单的双模分频器结构和目前常用的三种用以实现多模分频的结构形式。设计了一款分频比为16/17/20/21的四模分频器。此分频器采用TSMC(台湾积体电路制造股份有限公司)0.18μmCMOS工艺,最高工作频率达1.5GHz,频带为1.4GHz,最高工作频率下功耗为4.4mW。最后,对此分频器在不同工艺角、不同供电电压以及不同的温度的环境下进行了性能仿真,并对其结果进行讨论分析。