随着集成电路的飞速发展，具有强大功能的复杂SoC成为设计的主流，但SoC规模的增大却提升了设计验证的难度。对此难题，设计者提出了软硬件协同验证技术，并在各大公司以及国内外院校的推动下，软硬件协同验证技术飞速发展，但相对于国外技术而言，国内在此领域还不够成熟，因此，继续在此方面做研究具有重大意义。本文在对比各种已有方案优缺点的基础上，采用基于FPGA的软硬件协同验证方法对设计进行仿真加速，并从理论上证明了该方案的可行性。在PC端，该方案利用仿真工具和Winsock API构建了激励产生和传输的下行通路，在FPGA端，利用Microblaze组成的SoC建立仿真数据加载和响应反馈的上行通路，同时两端通过以太网实现物理传输，并利用FPGA硬件执行的优势达到加速目的，在基本方案的基础上，建立了基于leon3处理器的SoC软硬件协同验证环境。本文在所制定方案的基础上对设计进行实现，实现时主要将平台分为PC端、FPGA端以及以太网接口三大部分。其中PC端包括仿真模块和数据控制模块，主要负责待测模块的激励产生、控制与传递；FPGA端主要由时钟管理单元和协同控制模块组成，用于完成将PC端传递的激励连同时钟加载给待测模块和将响应返回的工作；以太网接口部分有硬件和驱动两个层次，用于PC端和FPGA端数据的传输和控制。总体设计实现后，将leon3处理器移植到整个平台上，建立了基于leon3的软硬件协同验证环境。在所有的设计工作完成后，使用非流水结构时序电路、流水结构时序电路以及组合逻辑电路实现的8位加法器作为待测模块对平台进行基本功能的监测，运行结果表明，该平台具备验证加速功能。最后，使用APBuart作为待测模块对基于leon3处理器的软硬件协同验证环境做验证，运行结果表明了该环境的正确性。