论文部分内容阅读
随着微电子技术的高速发展,电子系统变得越来越复杂,SoC(System-on-Chip)芯片的设计要求设计者必须同时考虑软、硬件两部分的开发以及多种IP核的集成。与此同时,SoC对验证的要求也越来越高。SystemVerilog是构建于Verilog-2001之上的一门语言。它大大提高了Verilog的代码效率,同时SystemVerilog在代码可读性和代码的可重用性方面也相对Verilog有很大的提高。SystemVerilog在这些方面的改进既为该语言使用现有的EDA工具、流程提供了便利,也为设计开发人员提供了非常高效的描述方法。SystemVerilog的最大优点在于开发受控的测试平台、产生带随机约束的激励、基于覆盖率的验证,以及基于断言的验证。本文基于某接口芯片的功能验证过程,研究了业界先进的SystemVerilog语言的验证技术。结合该接口芯片的协议和功能要求,采用相关的SystemVerilog验证技术设计搭建了完善的功能验证平台,完成了该接口芯片的功能验证。在针对该接口芯片的功能验证平台的设计中,使用了SystemVerilog的先进的验证方法来设计和优化验证平台。通过对这些验证技术的分析与实践,表明SystemVerilog拥有强大的系统级建模能力和高效验证的效率。本文首先详细分析介绍了SystemVerilog的各项先进的验证技术,包括接口、面向对象的编程、随机约束、线程间的通信、覆盖率等方面的知识。这些新的验证方法技术为当前超大规模、高复杂度的数字设计提供了简单、可重用、高效的验证手段。由于接口芯片的功能设计是本文的基本验证对象,而根据芯片Spec来搭建符合设计规范的验证平台是芯片功能验证的基本核心。因此,在SystemVerilog语言的介绍之后,本文详细了接口芯片的内部功能模块设计。这些模块包括:发送数据通道、接收数据通道、端口状态机和流量控制模块四大部分。最后,本文详细介绍了该接口芯片功能验证的SystemVerilog验证平台的搭建过程,并且详细介绍了SystemVerilog验证平台中各个类的设计及其在验证平台中的功能作用。最后利用该SystemVerilog验证平台高效正确的完成了接口芯片的验证过程。SystemVerilog验证技术是一门非常丰富且实用性非常大的验证手段,在未来复杂的电子系统、包含众多来自不同设计者IP的芯片验证中,SystemVerilog这一的先进的系统级验证语言将为之提供很多高效、便利的验证方法。