电子系统广泛应用于生活的各个角落,而电子系统的关键部件是集成电路(IC)。近几十年来,随着超大规模集成(VLSI)技术的迅猛发展,芯片中晶体管的数目成指数倍增加,集成电路的测试日益成为一个挑战。全扫描设计是最重要的可测性设计(DFT)方法之一。其主要思想是通过在触发器之间添加一些逻辑,使全部触发器具有全可控性和全可观察性,因此它可以降低测试复杂度,但是它的测试时间很长、测试数据量非常高。FDR是一种单游程编码方法,可以有效的降低测试数据量；扫描树技术是一种广播式的压缩方法,只需要一个扫描输入就可以驱动多条扫描链,可以有效的降低测试应用时间和测试数据量。但是,它们的压缩效果不是很理想。为了进一步降低测试应用时间和测试数据量,本文提出一种基于FDR编码高效的测试数据压缩扫描树结构。首先,本文分析了扫描树和FDR编码技术结合的高效性；然后,研究扫描单元合并时无关位X的填充问题(填0或1)并考虑确定位最终是0还是1对FDR编码的影响,本文提出了一种扫描树构造方法来降低确定位的数目,提高FDR编码的效率,进一步降低测试数据量；此外,本文考虑了布线开销,在提高压缩效率的基础上优化了线长开销。最后,对所提出的方法进行了验证,实验结果表明,对于大的ISCA’89电路,在只考虑压缩率的情况下本文提出扫描树与FDR, ALT-FDR结合的方法比仅使用FDR, ALT-FDR平均分别多降低了16.65%,14.73%,提出方法也优于当前的编码的方法。在同时考虑压缩率和布线开销时,线长平均降低了62.27%,而压缩率平均只损失了5.07%。