学术领域对FPGA的研究主要集中在芯片体系结构方面,很少关心制作工艺技术和实际生产。由于学术领域FPGA CAD软件的研究对象是抽象的FPGA芯片,芯片结构单一、片上资源较少、布线资源简化,因此难以对大规模、多粒度、布线资源复杂的实际商用FPGA芯片进行开发设计。学术领域的FPGA CAD软件应用于实际芯片开发设计主要有两个难点:实际芯片建模和将学术工具处理之后的电路网表转化为芯片的位流文件。本文在深入研究了学术领域和商用FPGA CAD软件的开发流程之后,给出一套使用学术领域FPGA CAD软件对实际FPGA芯片进行开发设计的位流生成方案。位流生成方案针对以上两个难点设计了三个关键技术进行解决。本文详细介绍了位流生成方案,并针对Xilinx公司的Virtex5系列FPGA芯片进行实验,研究和实现了方案中的三个关键技术:1)实际芯片建模:芯片数据信息来自于芯片数据手册、用户手册以及Torc导出的芯片数据信息。2)生成实际芯片的布线资源图:基于第三方工具Torc提供的芯片数据库文件及操作数据库文件的C++类库获取芯片布线资源信息,以C++语言实现芯片的布线图生成工具。3)提取学术工具处理后的电路网表信息:基于第三方工具Torc提供的芯片数据库文件及操作数据库文件的C++类库,以C++语言实现网表信息提取工具。本文还对芯片模型文件、布线图生成工具和网表信息提取工具的正确性和可用性进行了测试,检验了方案的可行性。最后,通过实验对比了VPR与ISE打包和布局工具的运行时间,测试结果显示,在针对规模较大的电路进行设计时,ISE比VPR打包和布局阶段的总时间平均约快11%。