根据理论研究和实践发现,扩频通信是一种性能优越的通信技术,因为它具有信噪比低、截获率低、保密性强、抗干扰和抗衰落能力强等优点。以前主要在军用系统使用,近几年扩频技术也已经涉及到了民用领域,如视频监控,移动通信,遥感等。但随着科技的发展,数据信号处理的带宽日益加大,人们对算法实现的实时性提出了更高的要求,在DSP不能满足算法处理的实时性需求下,迫切需要一种满足大吞吐算法数据量的载体。首先,本文基于一种可编程逻辑器件FPGA(Field Programmable Gate Array),将直接扩频扩频通信算法采用逻辑电路实现,设计中首先将整个扩频算法按照数据流的走向,进行逻辑模块的划分,分别是同步头发生器模块、汉明编码模块、扩频器模块、m序列同步器模块、解扩器模块和汉明解码模块。完成每个逻辑模块的RTL(Register Transfer Level)设计后,分别对每个模块进行逻辑功能仿真,最后对逻辑算法进行逻辑顶层的搭建,最终进行比特文件的生成,烧录到器件中测试算法的性能。其次,本设计中还包括改进的调制解调算法pi/8DPSK(Differential Phase Shift Keying)的逻辑电路实现,相对常规PSK调制的pi/8DPSK减少了相位突变量,使调制后的信号具有更高的的频带利用率,且由于该种调制方式是使用差分相位编码产生的,在接收端可充分利用差分解调的优势。pi/8DPSK使用的是非相干解调,具备相干解调无法适应载波快速变化的场景,故pi/8DPSK在载波频率或相位变化较快的信号环境中非常实用。设计中利用matlab作为辅助工具,设计调制解调逻辑电路中需要的滤波器和本振发生器DDS(Direct Digital Synthesizer),并产生对逻辑电路验证的仿真激励,分析逻辑设计中的解调解扩算法输出的信号的频谱等。最后,设计使用的是回环测试方法验证逻辑算法的正确性,输入的10MHz信号由信号源发出,由ADC(Analog-to-Digital Converter)采集到FPGA器件中,分别经过扩频、调制算法,写入到板卡上的DDR(Double Data Rate SDRAM)中缓存,再将数据读出,再经过解调、解扩算法,送到DAC(Digital to analog converter),再由示波器显示经过算法处理后的信号能否正常恢复为发送端信号源的信号,算法在XILINX公司的逻辑器件XC7K325T中完成布局和布线,解决相关的时序问题,使上位机对相关器件进行参数配置后,验证发现信号源的点频信号经ADC采集后,数据经过发送端的扩频模块和调制模块以及接收端的解调和解扩模块处理后,最后数据通过DAC返回到示波器,示波器能正常恢复出发送端信号源发出的信号,眼图十分清晰,且频率几乎无频偏。