随着半导体工艺的不断发展,存储单元的特征尺寸在不断减小,存储芯片的存储容量成倍增长。随着集成密度的增加,传统多晶硅浮栅存储器面临诸多挑战。例如,隧穿氧化层厚度减小,存储在浮栅层中的电子隧穿回沟道的概率大大增加,保持特性下降;并且,器件在经历长时间的擦写循环后,隧穿氧化层的性能衰减。在传统多晶硅浮栅存储器中基于连续电荷存储,即使隧穿氧化层一个点产生缺陷同样会导致存储电荷全部泄露。基于分立电荷存储机制的硅纳米晶浮栅存储器可以很好的解决上述问题,并且得益于库伦阻塞和量子限制效应,硅纳米晶浮栅存储器可以在不牺牲保持特性的情况下,使隧穿氧化层的厚度可以进一步减小,降低器件的操作电压。此外,硅纳米晶浮栅存储器与传统硅基Flash工艺相兼容,制备的硅纳米晶可以直接被TEM、AFM等设备进行表征。然后,可以通过优化工艺参数来调节硅纳米晶的尺寸和均一性,提高器件性能,具有较好的应用前景。随着存储密度的提高和器件尺寸不断缩小,传统浮栅存储器将会面对可预见的物理极限。为了突破传统非易失性存储器的尺寸极限,多种基于物理状态改变的新型存储器被提出。阻变存储器由于其简单的结构、较好的可伸缩性、快速的擦写速度和易于实现三维集成等优点,成为下一代非易失性存储器的主要候选器件之一。SiNx基阻变存储器具有超低功耗、较快转换速度和多值存储等特性,已经被广泛关注。并且使用SiNx材料作为阻变层,与传统硅基工艺相兼容,可以实现全非金属的阻变存储器,更有利于在传统工艺上进行集成。在本论文中,我们首先研究硅纳米晶浮栅存储器的存储特性,并成功制备了可以进行功能演示的8Kb NOR功能硅纳米晶浮栅存储器芯片。其次,对新型SiNx基阻变存储器的阻变特性、电阻转变机制以及器件优化进行系统的研究和分析。论文研究内容如下:第一部分,基于本课题组之前的硅纳米晶浮栅存储器的研究成果,在中芯国际0.13μm CMOS工艺上制备了高性能的硅纳米晶浮栅存储单元、4×4存储阵列以及8Kb NOR功能存储芯片。硅纳米晶浮栅存储单元在±6V/1μs的编程脉冲下,存储窗口已经超过0.5 V,器件具有良好的低电压下快速写入/擦除特性。并且,在±7V/1ms脉冲下,存储窗口超过2V,较大的存储窗口有利于器件将来的实际应用。硅纳米晶浮栅存储单元具有良好的保持特性,即使在经历10~7擦写循环后,存储单元电荷丢失率小于30%,对应力引入的漏电流具有较好的免疫能力。另外,通过对4×4矩阵中操作电压的优化,我们有效的解决了存储矩阵编程过程中的串扰问题。最终,我们成功的实现了8Kb NOR功能存储芯片的功能演示。第二部分,我们首先制备了Al/SiNx/p+-Sub阻变存储器件,研究了器件的基本存储性能。器件具有典型的双极性阻变特性,当限制电流100μA时,器件的存储窗口达到10~3量级。器件无论在室温下还是80℃下均具有良好的保持特性,在10~5 s后存储窗口没有任何衰减。另外,我们着重研究了Al/SiNx/p+-Sub阻变存储器件的Forming过程的电学性质,Al/SiNx/p+-Sub阻变存储器件的初始态电流来源于P-F发射电流和F-N隧穿电流。我们提出器件的Forming机制为在电场作用下电子通过P-F发射机制和F-N隧穿机制进入SiNx薄膜的导带中被加速,与Si-N键碰撞导致Si-N被打断形成氮空位和可移动氮离子的过程。氮空位缺陷的形成可以有效减低电子注入的Fowler-Nordheim（F-N）隧穿势垒高度,降低了随后正常阻变操作过程中的操作电压。在测试过程中,我们观测到上电极被氮气破坏的现象,间接证明了可移动氮离子的存在。并且,我们在磁控溅射制备的Al/SiNx/p+-Sub阻变存储器件中观察到相似的阻变特性。因此,Forming过程中主要为Si-N键的断裂而非其他化学键的断裂。最终,我们通过在SiNx薄膜中引入适当氧,提高SiNx薄膜初始态的缺陷浓度,降低了电子注入过程中F-N隧穿势垒高度,实现了Forming-free器件的制备,对上述模型进行了很好的验证。第三部分,我们研究了Al/SiNx/p+-Sub阻变存储器件高低阻态下的电学特性,高阻态电流的导电机制为F-N隧穿机制,低阻态电流为缺陷辅助隧穿机制。结合前面Forming机制的分析,我们提出器件电阻转换机制来源于氮空位导电细丝的形成与断裂,导电细丝形成和断裂的位置位于Al电极附近。并且,我们观察到随着限制电流的减小,低阻态I-V曲线由线性转变为非线性的现象。这源于在较低的限制电流下,导电细丝中氮空位的浓度较低,缺陷辅助隧穿的隧穿势垒增高导致的这一转变。第四部分,我们研究了不同电极对SiNx基阻变存储器件性能的影响,尝试通过优化电极材料优化器件性能。在Ag/SiNx/p+-Sub阻变存储器件中,我们获得了超过10~4的擦写循环。并且,器件具有Forming-free和多值存储的储特性。Ag/SiNx/p+-Sub阻变存储器件的电阻转变机制可能归因于Ag纳米晶组成的链状导电细丝形成与断裂过程。在Pt/SiNx/p+-Sub阻变存储器件中,我们观察到器件低阻态电流较低（～2μA）,较低的低阻态电流可能来源于导电细丝中氮空位缺陷浓度较低。这主要归因于Pt具有较高的金属功函数,与SiNx薄膜接触界面形成肖特基势垒。Forming过程中,在肖特基势垒区域产生了部分压降,用于形成氮空位缺陷的有效电压减小。在Pt/SiNx/TaN阻变存储器件中,发生双极性阻变行为的电压极性与Al、Pt和Ag的方向相反,这证明了发生电阻转变的电压极性更倾向于蓄氮能力强的电极。并且,我们获得了Forming-free和低于1V的操作电压。较Pt/SiNx/p+-Sub阻变存储器件,Pt/SiNx/TaN阻变存储器件具有更好的擦写特性,这证明了电极蓄氮能力对SiNx基阻变存储器性能的提升有重要影响。