随着现代信号处理技术的发展,数据采集被应用于各行各业,并且在航空航天以及雷达测控等领域,采集系统的采样率更是达到了GSPS。但由于制造工艺以及技术水平等原因,ADC（Analog-to-digital converter）的采样率与分辨率是两个相互制约的指标。同时,随着ADC采样率不断提高,采样数据的传输速度也会对应提高,由此,基于CML（Current-mode logic）的传输接口应运而生。为了满足电子信息技术对数据采集中高采样率与高分辨率的要求,本文设计了一个具有FMC接口、2GSPS采样率、12位分辨率的数据采集系统,重点研究CML接口协议,并通过对高速采集系统中各模块的搭建以及对系统误差的校正,最终完成两片ADC的交替采集,实现一个采样率为2GSPS、分辨率为12bit、输入模拟最大带宽为1GHz的数据采集系统。本文的主要研究内容如下:1)对2GSPS采集系统的整体功能模块进行设计。通过对传输接口以及逻辑器件的对比分析,确定出采集系统的整体模块,包括前端放大电路以及信号驱动电路,并根据JESD204B协议的时钟需求,设计出系统时钟网络方案。2)对JESD204B协议的研究。采样数据通过JESD204B串行接口传输给FPGA,FPGA再对数据作拼接处理。为得到正确的采样数据,论文完成了对ADC及FPGA之间数据链路的建立与通道同步,并且对JESD204B协议输出的数据作解映射处理。3)基于JESD204B协议的时间交替采集系统设计。为了在不降低分辨率的同时提高系统采样率,通过对两路采样时钟的延时处理以达到两片ADC“交替”采集的目的。同时,论文基于JESD204B子类1下的SYSREF信号,对确定性延迟进行设计与实现,解决了多通道传输不同步的问题。4)对TIADC（Time-interleaved ADC）采集系统的误差进行分析校正。时间交替采集的方案会提高系统采样率,但同时也会引入多种失配误差,论文提出了一种基于延时滤波器和正弦拟合的方法对误差失配参数进行估计并校正。论文最后对TIADC采集系统进行测试验证,并给出了系统采样时钟、采样率、性能参数以及误差频谱的测试结果。测试结果表明采样系统的最大采样率为2GSPS、分辨率为12bit、无杂散动态范围>70d B、最大输入带宽>1GHz、采集的增益精度60dB。