在大数据时代下,计算机系统所需处理的数据量爆炸式增长,片上网络和众核系统的逐渐成熟一定程度上缓解了系统遇到性能瓶颈的问题。但随着众核系统在计算力、通信力方面的提升,这些核心在处理数据时访问内存的频率也会增加,若不优化与内存访问服务相关的系统架构,则内存带宽无法匹配处理器核巨大的数据流通需求。增加片上网络中存储访问控制器,即内存控制器的数量可以看做增加带宽的一种方法。但随着核心逐渐增多,在满足处理器核快速增长的引脚需求前提下,可分配给内存控制器的引脚资源不足,导致内存控制器数量远少于处理器核数量。内存控制器在片上的位置不同,将影响流量在片上的分布,进而对系统时延性能产生影响。因此探讨内存控制器在片上网络中的最优布局,是本论文工作的重点。现有的研究方案存在一些不足之处,有的方案将仿真融入对优化目标的评价中,在迭代时造成很高的时间复杂度,扩展性很低;有的方案用多目标转单目标优化对问题求解,大大降低了解的多样性。内存控制器布局优化问题适合用多目标优化方法求解,但既往研究因难以提供合理的最优解筛选方案而回避了多目标优化。本文克服这些问题,将内存控制器布局问题中的网络时延做为优化目标,于国际上首次在存控布局优化领域以多目标优化为框架,对问题建模并搜索最优解集,保证最优解的完整性。集成型内存控制器结构和独立型内存控制器结构是内存控制器在片上网络中存在的两种不同形式,文章分别对这两种结构进行建模并优化。针对最小化网络跳数和最小化网络拥塞度,本文设计三个目标函数并对各目标函数进行互斥性验证,通过改进NSGA-II算法,求得多种网络规模、网络配置下的最优解集。对应这些最优解集,本文设计出最优解的筛选方案,先验证了最优布局与流量模式间的紧密关系,不同流量模式对应不同的最优布局,接着提出注入率分段法和黄金分割法,从最优解集中筛选出各应用所对应的最优布局。结合仿真,文章分析了各种布局方式下集成型内存控制器结构和独立型内存控制器结构的性能区别,分析了所得出的最优布局相比于传统布局的优越性,同时解释了以往按照理想吞吐量优化出的最优布局的缺陷。本文实际搭建了一种针对内存控制器布局问题的优化框架,该方法具有良好的扩展性。