频率合成器作为现代通信系统与设备的关键基础器件,是现代电子系统的重要组成部分。目前存在的频综系统采用的频率合成技术,主要包括直接频率合成技术、间接频率合成技术(Phase-locked Loop,PLL)、直接数字式频率合成技术(Direct Digital Synthesis,DDS)以及混合式频率合成技术。本论文首先对频率合成器的基本理论进行了叙述,分析了各类频率合成系统的性能与特点,为本课题方案设计提供了理论基础。其次,根据课题提出的指标要求,本文提出了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)控制的锁相环技术与直接数字频率合成技术混合工作的雷达中频信号源模块方案。然后,在硬件上实现了该雷达中频频率源模块与控制电路的设计,软件上编写了VHDL代码程序进行模块控制,并对实际电路进行了调试与测试工作,从而验证了本设计方案的可行性。本方案利用FPGA进行控制,充分发挥了DDS的捷变频、高分辨率和工作模式灵活等特点,结合PLL高稳定度的点频源,实现了高质量的,包含点频、扫频模式的雷达中频信号源,测试结果中DDS杂散低于-50 dBc,相位噪声性能优于-80 dBc/Hz@10 kHz,隔离度高于50 dB,扫频范围100 MHz,周期0.5 ms,间隔8 ns;PLL杂散低于- 55 dBc,相位噪声性能优于-80 dBc/Hz@10 kHz,隔离度高于70 dB。本文中采用的设计方式和控制实现,可以为其他系统中频率合成器模块的设计提供一些参考。