论文部分内容阅读
微机械加速度计以其巨大的军事和民用应用价值而成为各国研究机构和公司研究的重点。其中电容式微加速度计Sigma-Delta（ΣΔ）接口专用集成电路（ASIC）,由于结构简单、带宽高、易于采用CMOS工艺实现、在实现闭环工作方式的同时可得到直接的数字输出等优点而成为当前研究的热点之一。随着MEMS技术的不断成熟,集成化、智能化、数字化成为微加速度计的重要发展方向,开展电容式微加速度计ΣΔ接口电路的研究具有重要的研究意义和应用价值。针对当前微加速度计ΣΔ接口电路相关理论研究和电路设计中存在的不足,本文进行了ΣΔ微加速度计系统模型、噪声模型建立及噪声间相互影响分析;ΣΔ微加速度计系统稳定性分析;敏感结构等效电学模型改进;微机械加速度计ΣΔ接口ASIC芯片研制和关键技术研究。利用1位量化器的函数描述法模型,考虑了量化器非线性特性产生的失真影响,建立了ΣΔ微加速度计的系统模型。详细的分析了系统中的噪声因素,并建立了改进的电路噪声和量化噪声模型,电路噪声模型考虑了噪声源间的相互影响,量化噪声模型考虑了敏感结构参数和量化器非线性影响。仿真和测试结果表明,所建立的噪声模型能够准确的预测噪声水平。依据所建立的微加速度计系统模型分析了二阶和高阶系统中电路噪声对量化噪声的影响。结果发现,在二阶系统中,量化噪声受电路噪声的影响严重,导致信号带内量化噪声高于电路噪声,且提高采样频率不能有效地降低量化噪声;高阶系统中,由于非常高的低频增益作用,使其噪声整形能力不受电路噪声影响,从理论上揭示了噪声间的相互作用。基于所建立系统模型,研究了系统的闭环稳定性和与输入信号相关的稳定性问题。在闭环稳定性的研究中,分析了二阶和高阶系统对补偿系数的要求,及补偿系数对噪声性能的影响,得到了系统稳定性与噪声性能之间的折中关系。在与输入信号相关的稳定性研究中,研究了大信号条件下系统稳定性问题,建立了二阶和四阶结构系统稳定的输入信号条件。分析结果表明:二阶系统中,当补偿系数选定使系统稳定后,增加输入信号不会影响系统稳定性;高阶系统中,当输入信号太大时,会使积分器输出饱和,产生过载现象。在分析传统敏感结构等效电学模型局限性的基础上,研究了结构梳齿在外力作用下发生弯曲对闭环系统的影响和使ΣΔ闭环反馈失效的机理。采用分段处理法,将活动梳齿分割成五段,并根据距离质量块越远弯曲越严重的现实,建立了距离质量块最远的两段梳齿的动力学方程,分析了梳齿弯曲对质量块所受静电合力的影响,结合传统电学模型,建立了包含梳齿弯曲因素的改进的等效电学模型。仿真结果表明,在微加速度计系统仿真中,利用敏感结构的传统模型并不能反映出调制器失效特性,输出显示调制器仍然正常工作,而利用本文所建立的敏感结构电学模型能够准确的表现出ΣΔ反馈失效现象,为电路仿真的准确性提供了保障,且该模型能够适用于电路级的Spice仿真。在理论分析的基础上,完成了微加速度计ΣΔ接口电路设计。设计了四阶ΣΔ接口电路和二阶数模混合输出接口电路,提出了一种新型的电容-电压转换电路,克服了传统电荷积分器的电荷泄漏问题,还进行了前置补偿器、积分器、量化器、时序电路等关键单元设计。采用0.5μm两层金属两层多晶CMOS工艺流片后,分别对ASIC芯片和加速度传感器进行了测试。测试结果表明,四阶ΣΔ接口ASIC芯片功耗40mW,电路噪声为7μV/Hz1/2,该芯片与北京大学研制的敏感结构组成的微加速度计系统量程±2g,开环非线性度0.211%,灵敏度1.25V/g,开环噪声12μg/Hz1/2,闭环噪声80μg/Hz1/2。二阶数模混合输出接口ASIC芯片功耗50mW,闭环数字输出噪声80μg/Hz1/2,闭环模拟输出噪声为9.8μg/Hz1/2,非线性度0.06%,偏置稳定性0.129mG。本文的理论研究对于电容式加速度计ΣΔ接口电路的研制具有重要的指导意义,设计制作的ASIC接口电路具有重要的应用价值和广阔的应用前景。