栅致漏极泄漏(GIDL)电流已经成为影响小尺寸MOS器件可靠性、功耗等方面的主要原因之一,它同时也对EEPROM等存储器件的擦写操作有重要影响。当工艺进入超深亚微米时代后,由于器件尺寸日益缩小,GIDL电流引发的众多可靠性问题变得愈加严重。本文主要对90nm CMOS工艺下MOSFET的GIDL电流的物理机制以及相关的可靠性问题开展了深入和系统的研究。论文首先讨论了电子隧穿半导体禁带的物理机制以及GIDL隧穿电流与栅漏交叠区的电场之间的关系,研究了栅氧化层厚度和LDD区掺杂这两种因素对交叠区电场的影响。论文采取对称的方法研究了漏电压VD和栅电压VG对GIDL隧穿电流的不同影响。这一方法的思想是:固定VD扫描VG得到GIDL隧穿电流转移曲线,固定VG扫描VD得到GIDL隧穿电流输出曲线,并且转移曲线中的VD和输出曲线中的VG的电压值相等,这样就实现了VD和VG对称的条件。实验发现转移曲线上的GIDL隧穿电流ID与输出曲线上对应的GIDL隧穿电流ID之差DIFF与漏栅电压VDG的曲线呈驼峰状。DIFF反映了VG和VD对GIDL隧穿电流影响的不同,这种差别是因为两种情形下的横向电场不一样,从而使得交叠区的硅中水平方向上空穴的隧穿产生差别。在半对数坐标下,DIFF峰值(DIFF,MAX)与VDG成线性关系。论文研究了温度与DIFF的关系,发现随着温度的增加,DIFF曲线向上漂移。论文还研究了热载流子应力后DIFF的变化情况,发现空穴陷落氧化层中,DIFF曲线向下漂移;电子陷落氧化层中,DIFF曲线向上漂移。在双对数坐标下,DIFF,MAX的变化量与应力时间成线性关系。论文提出采用GIDL隧穿电流来表征LDD nMOSFET交叠区的应力损伤的方法。实验采用栅厚1.4nm栅长90nm的LDD nMOSFET,发现低栅压应力使得阈值电压变大,这与传统器件中低栅压应力的实验结果不符。本文用GIDL隧穿电流探测法证实了低栅压应力仍然是空穴注入应力。此外,本文还用GIDL隧穿电流探测法,发现了超薄栅和超短沟器件中,最大衬底电流应力是一种空穴注入应力。论文研究了LDD nMOSFET中的GIDL应力特性,发现在1.4nm超薄栅LDD nMOSFET器件中,GIDL应力使得热空穴注入LDD区界面处并产生界面态,从而导致器件的阈值电压变大。在交替应力过程中,GIDL应力产生的氧化层陷落空穴使得载流子迁移率增大从而可以使阈值电压的退化得到恢复,但恢复的效果取决于载流子迁移率的增大在器件阈值电压退化中所起的作用。论文还比较了1.4nm超薄栅和超短沟LDD nMOSFET中的GIDL应力(GIDLHHI)与低栅压热空穴注入(LGVHHI)、衬底热空穴注入(SHHI)的特性差异,并根据它们所造成的损伤区域以及对热电子损伤后器件退化的恢复程度,将这三种HHI分成两类:注入过程中产生的空穴位于LDD区界面处(LGVHHI和GIDLHHI)和注入过程中产生的空穴位于沟道上界面处(SHHI)。论文研究了LDD nMOSFET和LDD pMOSFET的GIDL产生电流特性,提出了产生率最大化因子γ的概念,阐述了GIDL产生电流的变化规律,发现4nm栅厚器件在VG=VD高栅压应力下(nMOSFET中为电子注入,pMOSFET中为空穴注入),产生电流的峰值随着应力时间的增大而变小。nMOSFET中,产生电流峰值随应力时间减小的量和氧化层负陷阱电荷随应力时间增大的量的变化趋势一致,这是由于应力中氧化层陷阱电子占主导作用,从而减小了漏电压的有效作用,使得产生率最大值变小。合理忽略界面态的情形下,在这种新理论的基础上,得出了影响漏电压的定量等效氧化层电荷密度模型,并给出了等效氧化层电荷与栅氧化层中总陷落电荷之间的关系。实验中这一模型对pMOSFET的高栅压应力损伤同样适用。