CAN总线是工业控制中应用最为广泛的总线通信方式之一，基于CAN总线的研发需要系统在标准化的规范基础上进行设计，以满足不同系统的需求。因而，在ISO国际标准协议规范框架下设计一款CAN核心控制器对于系统稳定性和数据定位准确性具有重要意义。本文就针对国内的这种技术空白提出了一款基于2.0协议的CAN总线控制器的设计。控制器的工作状态转移涵盖了数据收发、错误处理、挂起传送、远程请求等多种模式下的工作机制，本文设计基于规范协议帧格式下的state_machine以及转移图，对MCU与控制器之间的数据传递进行了细致的设计。CAN总线数据处理硬件资源包含控制器、总线、工作站、MCU等多个层，由于需要对数据进行pack处理，MCU无法承载全部工作，因而，控制器的设计方案中包含了数据结构逻辑、解码、校验、TXD以及RXD、错误溢出处理等多个模块，并据此设计出了完整的指令集以及对应的寄存器配置，在基于verilog的平台上搭建出了复杂并且完整的总线控制器架构。完全在集成电路物理设计领域进行了研发，在设计方法上体现了一整套完整的IC设计流程，设计中综合运用了仿真工具NC-verilog、综合优化工具DC、时序分析工具primetime、验证工具formality以及ESD测试设备等对芯片进行了完整的设计以及测试，并得到了完整的网表，可以形成GDS-II方案，这样得到的设计完全具备流片资质。剥离了CAN收发器在芯片当中所占的资源，改用传输速度快、硬件资源可靠性强的TX/RX电路来替代，通过DC以及FM工具清理冗余电路资源、重新设计电路结构等手段有效的降低了芯片面积和功耗，使芯片的工作效率和性能得到了极大的提升，运用DIP封装方案也使得该款芯片具有很强的兼容性，可以满足多种系统的安装需求，且有效降低了测试的成本。设计采用多种工具验证其正确性，帧中采用极端数据进行打包，制造并模拟出在复杂工作状况下的中断以及数据的收发，采用工艺库条件对数据通路进行约束，最后在数据端口获得相应的信号并看到了帧的工作情况以及工作状态的转移，并对软核以及硬件资源进行论证和分析。