论文部分内容阅读
随着集成电路工艺水平的进步,电路的静态功耗在总功耗中占有越来越大的比例,早已成为低功耗集成电路设计中需要考虑的首要问题。然而,随着特征尺寸缩小至纳米量级,器件的短沟道效应变得越来越严重,漏电流的组成机制变得更为复杂,漏电功耗对工艺和温度的改变更加敏感,传统低功耗技术的有效性受到了很大的局限。在工艺和温度条件变化的情况下,自适应衬底偏置电压调节技术始终能够将电路的衬底偏压调节至当前条件下的最优值,不但可以将电路的漏电功耗减至最低,还能弥补工艺温度变化对电路造成的影响,具有非常重要的研究意义。通过研究衬底偏置电压改变时各漏电流组分的变化情况,本文对衬底偏压最优值的探测方法进行了探讨,并提出了自适应衬底偏置电压调节技术的电路实现方案。本文提出的电路是由电流差值产生电路、电流比较器电路和衬底偏置电压产生电路构成的反馈环路。电路向两个完全相同的复制晶体管簇施加不同的衬偏,并对它们产生的漏电流进行比较,根据比较结果对衬底偏压进行调节,直至达到最佳值。当工艺和温度发生变化时,电路将自动重新开始探测并将衬底偏压调整至当前条件下的最优值,以弥补工艺和温度变化对电路造成的影响。本文采用90nm工艺进行电路设计,在ISCAS85系列的Benchmark电路上应用自适应衬底偏置电压调节技术,并通过Hspice在不同工艺角(ss,tt和ff)和温度(-40℃、25℃和85℃)条件下进行仿真验证。实验结果表明,应用这项技术,电路待机漏电功耗降低的最大幅度为93.94%;在不同温度和工艺条件下,同一电路的漏电功耗几乎保持不变。本文提出的自适应衬底偏置电压调节技术能够在很大程度上降低电路待机时的漏电功耗,有效的弥补工艺和温度变化对电路造成的影响,性能较好。