在MPEG-2解码器系统中，运动补偿是对存储器访问最为频繁、数据存取量最大的运算单元。为了减少从存储器中读取数据的周期花费，满足MPEG-2MP@HL实时解码的需求，本文提出了一种适用于MPEG-2视频解码器的数据存储组织结构和帧存储控制器的实现方案。文中详细分析了运动补偿存取数据的特点，并且对运动补偿数据的缓存结构和帧存结构进行了设计与优化。 首先，根据运动补偿的运算特点，设计了运动补偿的本地数据缓存结构。本地数据缓存主要用来缓存和调整从帧存中读取的参考数据，并且可以根据运动补偿的不同预测模式对数据进行组织，同时从读取的参考数据中提取可重用的像素数据，从而减少运动补偿对帧存储器的访问频率。 其次，根据视频数据的层次结构，运动补偿数据的存取特点以及外部存储体的特性等几方面，设计了视频数据在帧存中的组织结构。运动补偿的数据存取是有规则性的，将视频数据按照数据的访问模式进行有序的存储，可以使数据的地址映射简单，同时减少了从SDRAM中读取数据时由于行变换而带来的周期花费。 最后，介绍了SDRAM帧存控制器的设计方法，该SDRAM控制器支持页关闭和页激活两种工作模式，同时配合预充电判断机制，减少了SDRAM读取数据时用于行变换的周期花费。 试验结果表明，本文提出的运动补偿数据的缓存结构和帧存结构，结合页激活工作模式与预充电判断机制设计的SDRAM控制器，与传统的只工作在页关闭工作模式下的SDRAM控制器相比，在读取运动补偿数据时，可以减少用于行变换操作的周期花费，从而提高了运动补偿从存储器中存取数据的速度，改善了MPEG-2解码器系统的工作性能。