低静态功耗的低压差线性稳压器在应用中能最大化地延长便携式设备的电池寿命,提高效率,成为电源管理芯片发展的热点。 本文设计了一款基于CMOS工艺的低静态功耗高精度的低压差线性稳压器。由LDO设计指标出发,先选择工艺,划分子模块静态电流消耗,分析并找出影响LDO输出电压精度的关键因素,再针对低静态功耗高精度的设计要求,选择合适电路架构分模块进行详细分析与设计,同时作出改进与优化。利用工作在亚阈值区晶体管漏源电流低且具有与双极晶体管相似的特性,设计了一款电流叠加型的电压基准源,输出电压可调且降低了静态功耗,低压共源共栅结构的改进设计提高了基准电压的精度；启动后不耗电的启动电路设计摆脱了基准源简并工作点而不额外增加静态功耗；不耗电的内部极零点产生对的补偿网络设计实现了LDO系统环路的稳定；折返限流保护电路中常数限流模块比较器的动态偏置设计在实现限流时,进一步降低了静态功耗；修调电路设计保证了LDO输出电压的精度。根据所选工艺模型,借助CADENCE公司的仿真软件完成子模块的电路设计与系统整体性能仿真,经过合理与完善的版图设计与验证后,将版图转成GDS文件送去晶圆厂投片制造,仿真验证与测试验证的结果均表明该芯片的性能达到了预先设定的设计指标。 本文的LDO在实现±2％输出电压高精度时典型情况只需消耗不到1.7μA的静态电流,在1.6V的输入电压下开始工作,根据客户需求可输出从1.2V到3.3V之间的电压,在2.5V到5.5V输入电压之间线性调整率为0.4％,在1mA到100mA的负载变化情况下,典型输出电压变化23mV,整个芯片版图面积只为0.3009mm2。