论文部分内容阅读
随着模数转换器(ADC)的发展，数据转换接口的设计越来越复杂。影响接口设计的主要因素包括:ADC速度和精度的不断提高、电压和功耗的进一步降低、开关电容输入结构、单电源工作、差分工作以及采用CMOS工艺等。这些因素将导致信号摆幅的减小，从而对接口电路的噪声性能和线性度提出了更高的要求。此外，ADC驱动器还广泛应用于当今的高性能无线接收系统中。
本文首先对数据转换器的接口电路进行了介绍和分析，其次给出了本次设计采用的BiCMOS工艺，并对BiCMOS电路的设计进行了探讨，然后给出了基于全差分运算放大器的ADC驱动器设计基础，从系统级和芯片级对ADC驱动器进行了详细的分析，接下来对本文设计的ADC驱动器进行了模块化的分析和设计，最后给出了版图设计和后仿结果。本次设计使用的是JAZZ0.18μmBiCMOS工艺。仿真结果表明:芯片无条件稳定地工作于3V电压下，电流为47mA;3dB带宽为5.93GHz，0.1dB差带宽1.33GHz，0.5dB偏差带宽2.04GHz;在3dB增益压缩的情况下输出差分摆幅为4.7V，在87.5Ω负载电阻下差分摆率为5028V/μs;满功率带宽为340.7MHz，1％的建立时间为2ns;在70MHz时的IMD3为-93dBc，HD2为-108dBc，噪声系数为5.5dB，等效输入噪声电压为0.85nV/(√)Hz。由仿真结果可以估计得到，该ADC驱动器可以驱动200MHz以下的10位ADC，65MHz以下的12位ADC，30MHz以下的14位ADC，26MHz以下的16位ADC，在50MHz的信号带宽下大约可以驱动2V满量程的12位ADC。具体的驱动能力要随信号的带宽以及选择ADC的满量程和精度有关。
文次设计的设计难点在于基于运算放大器结构的ADC驱动器需要在高带宽、高线性度、低噪声、低失调之间权衡。此外，驱动器需要足够高的摆率以达到建立时间的要求。整个放大器采用带米勒补偿的两级放大器结构，第一级采用简单的差分放大器以实现低失调和足够的增益来抑制第二级的失调和噪声，第二级采用了高增益的结构以实现非线性的抑制。整个放大器的差模反馈在片内实现，固定增益20dB，输出共模电平可调，带片内EDS保护。仿真结果表明，该ADC驱动器可以实现对16位以下ADC的驱动。