多道脉冲幅度分析器是核物理领域中常用的测量分析仪器。得益于数字信号处理技术的发展和半导体技术的进步，数字多道脉冲幅度分析器在能谱分辨率和脉冲通过率等技术指标上取得了显著的提高，并且数字多道脉冲幅度分析器相对模拟多道脉冲分析器更加具有灵活性。如何进一步提高数字多道脉冲幅度分析器的技术指标，扩展其使用范围与灵活性是本研究的主要目标。针对数字多道脉冲幅度分析器的功能实现和优化设计问题，提出了一种基于FPGA与高速高分辨率模数转换器的数字多道脉冲幅度分析器设计方案。本设计中，采用VHDL语言进行多道分析器的逻辑功能描述，在QUARTUS II环境进行了功能模块的设计、逻辑综合与仿真。使用EP3C25型FPGA器件完成对AD9233模数转换器的控制。并设计了基于FPGA的数字梯形滤波，脉冲堆积判断，峰值提取，多道计数等一系列数字信号处理模块。最终实现将输入的脉冲信号转换为能谱数据。所设计的数字多道脉冲幅度分析器对输入信号进行连续采样，并且能够对输入数据进行实时处理。本设计方案克服了传统的基于单片机等处理器的多道分析器数据处理能力不足而产生的死时间问题。多道分析器所得到的能谱数据通过串口发送至上位机，进行进一步的数据处理。通过基于FPGA的实验验证，证明了设计的数字多道信号分析器完成了相关功能，达到了预期的要求。