随着最近几年国家对自主知识产权的支持力度的加强,给电子通信行业带来了活力,同时也带动了集成电路设计行业的发展。频率综合器作为射频收发机芯片设计中的核心电路,电子通信行业的发展给频率综合器的发展提供了一个良好的发展契机,使频率综合器的高频,低功耗,低相位噪声等方向成为人们研究的重点方向,也作为产品性能的技术核心,成为产品的核心竞争力。锁相环频率综合器运用环路的反馈原理输出的不同频率的信号,来供给芯片的其他模块例如混频器,以及数字电路的时钟。本设计主要目标是实现一款能输出1.8 GHz频率且相位噪声低的应用于无线通信射频收发机中的频率综合器。本文中所设计的锁相环主要应用在射频收发机中,根据指标完成相位噪声的产生和影响的分析,设计出一种相位噪声比较低的锁相环系统。本文通过阐述锁相环在射频收发机中的发挥的具体作用来介绍锁相环的具体电路结构和锁相的实际工作模式,再分别介绍频率综合器系统中的鉴频鉴相器,电荷泵,环路滤波器,压控振荡器,分频器,自动频率控制等各组成部分的具体电路结构,仿真方法和工作方式。最后重点在于频率综合器系统的相位噪声产生的几个模型的研究,以及各个子电路的相位噪声产生和传导机理,为实现低相噪的锁相环系统建立一种环路能抑制相位噪声的电路结构。论文主要重心在于研究各个电路子模块对相噪的影响,首先,振荡器在环路中的噪声主要在于尾电流源和差分对管的1/f噪声,通过分析利用独特的偏置电路,在减少了尾电流源的1/f噪声的同时也抑制了差分对管的1/f噪声。其次,CP电路的非理想因素对环路的影响,提出低电压失配高线性度死区范围小的CP电路。对于控制电路利用ΣΔ的数字控制调制实现不同位宽对相噪的影响,DSM数字控制调制技术将噪声从中心频率左右搬移到高频。之后通过LPF的滤波作用,使得噪声对产生的控制电压近似无影响。同时频率自动控制实现环路控制校正压控振荡器的增益,得到近乎恒定的增益来抑制环路传递相位噪声。通过理论的分析结合实际的芯片工程技术,能在SMIC工艺线上0.18μm CMOS实现的应用于射频收发机系统中的锁相环子系统。输出频率在1.8GHz,中心频率频偏100kHz和1MHz处的相噪为-99.29dBc/Hz和-122.50dBc/Hz。