随着互联网的飞速发展和全球信息化进程的推进,网络安全问题也口益加剧。而密码技术是保证信息安全的重要手段,是信息安全的核心。在各种密码算法中,分组密码具有加解密速度快、易于标准化和便于软硬件实现等优点,通常是信息安全中实现数据加密、数字签名和密钥管理的核心体制。AES算法是分组密码算法中具有代表性的一个算法。论文详细的介绍了AES算法的实现原理和加密过程,并针对FPGA具有设计灵活、可靠性高、扩展性好等一系列优点,论文利用VHDL语言在FPGA中实现了AES算法。并且论文给出了算法在FPGA中的字节替换与行变换合并、列混合和逆列混合运算等的优化,从而在实现上大大减少了硬件使用面积,较大提高了硬件加／解密速度,在面积和速度综合考虑上达到了一个较好的平衡。基于FPGA的AES算法的优化实现为网络加密卡的设计搭建了一个良好的平台。在掌握网络传输协议、数据传输原理的基础上,论文首先从网卡的总体架构设计开始,在PCI和网卡芯片之间,设计加入了FPGA加密芯片,该FPGA加密芯片由PCI接口、数据加解密模块构成,其中数据加解密模块就是应用了前面的优化实现。