离散余弦变换(DCT)是许多图像编码国际标准的核心。由于其计算量较大,软件实现往往难以满足实时处理的要求,因而在很多实际应用中需要采用硬件设计的DCT处理电路来满足我们对实时处理的要求。本文所研究的内容就是针对图像处理应用的8×8二维DCT处理核的硬件实现。本文首先介绍了DCT的基本原理以及在图像压缩编码中的作用,分析研究了DCT的各种快速算法和硬件实现结构,给出了两个非常有代表性的快速算法,对现有的DCT的VLSI实现结构进行了分类,总结和比较了各个结构的优缺点。然后,针对VLSI设计中的同步问题,从异步输入、时钟电路、静态冒险和竞争四个方面对同步逻辑电路和异步逻辑电路的优缺点做了比较和分析,给出了为使电路具有稳定性,避免竞争和冒险的方法。最后,本文给出了2-D DCT处理核的硬件设计方案。该方案采用基于查找ROM表的快速算法实现,整体结构采用全并行技术,并且在计算单元里采用流水线结构设计,从而提高处理核的运算性能,选用中芯国际0.18um工艺库对所设计的DCT处理核进行了综合和仿真验证,结果表明所设计的DCT处理核能够在125M时钟频率下工作,面积为1403819.625000 um2。