本文设计了一个高性能的复用IP核，该IP核在安全SOC芯片的设计中作为加密算法模块使用，经过验证可以实现功能并且能达到性能。信息安全问题是国内外都在关注的重大问题，安全SOC芯片作为信息安全技术的硬件载体得到了广泛应用。信息安全问题促使着密码学不断发展，加密算法作为一种有效的安全技术被深入的研究以及使用。在安全SOC芯片中，哈希算法以其优越的安全性能成为核心算法。对于安全芯片来说，设计并且实现一个高效的哈希算法IP核显得尤为关键。近些年，出现了很多关于哈希算法的IP设计，但大多数都是实现某一种固定的密码算法的专用密码处理芯片。这些都是针对某一种特定的加密算法，无法满足使用不同密码算法用户的多层级安全要求。论文基于安全SOC芯片，设计了一个可兼容SHA-1、SHA-224和SHA-256三种算法的复用IP核。此IP核采用32位数据总线技术，支持8位、16位和32位数据读写，所以在移植和使用上具有强大的灵活性。此IP核节省面积、资源优化，移植性好，满足了使用不同密码算法用户的多层级安全要求和集成度的优化。支持双复位、中断以及低功耗模式，运算支持中途读写操作。文章深入研究了时下最流行最有效的一些攻击方式，在SHA-IP中进行了抗攻击的研究和设计，使芯片的安全性得到保障。文章在深入研究三种算法的基础上，利用相互之间的联系和相似性，对三种算法进行改进和重新设计，加快运算速度、提高运算核性能。在完成算法级的研究和设计后，进行了IP的硬件实现，文章详细描述了逻辑结构的设计和优化，重点介绍了复用IP核的整体结构以及内部各功能模块的实现。在完成代码的设计之后，通过编译风格的检查，进行从模式的功能仿真验证。文章重点介绍了论文完成中的重点工作，对于前端设计和后端设计中的其它部分仅作了简单的描述。在完成RTL代码之后，进行逻辑综合、形式验证、时序分析、布局布线，然后进行论文的重点工作，在平台上进行IP核的主模式功能仿真验证，这一次仿真是挂着真实的CPU和数据总线，是验证芯片功能和查错纠错的重要环节。在设计此IP核过程中，在每个环节都进行了详细的验证，包括从模式验证、平台主模式验证、后仿真验证、FPGA验证、芯片的成品测试验证。在完成IP后，还对IP核进行了功耗和性能的分析，与同类产品进行对比，体现出此IP核强大的优势。最后针对芯片所面临的攻击，进行了较全面的探索和研究，并针对目前的主流攻击方式进行了抗攻击的设计，有效的抵御了黑客的攻击，增加了芯片的安全性。在设计过程中，论文进行了以下几项创新工作：第一，利用哈希算法的内在联系，重新设计了算法，实现了SHA-1、SHA-224和SHA-256复用IP核的设计，满足了多层次密码安全需求的同时极大的增加了安全性。第二，深入研究算法并且反复研究硬件实现，在算法上和逻辑结构上都进行设计和优化，使复用IP核在运算速度、性能、面积、移植性、资源的优化配置、集成度的优化上都具有绝对优势。第三，对安全加密芯片所面临的攻击进行了深入全面的研究，针对主流攻击进行了抗攻击的设计，极大程度的提升了复用IP核的安全性。因其优越的运算性能、全面的安全性能、强大的移植性等优势，此IP核已在多款SOC芯片中作为数字签名的IP核使用。含该IP的芯片已通过技术鉴定，并在同类产品测评中获得较高评价。