本论文研究了超深亚微米(VDSM)层次集成电路中的瓦连寄生效应，时间延迟以及串扰噪音等互连特性。文章介绍了双大马士革集成互连结构中的多种互连寄生参数提取技术，并利用多层金属导体寄生电容模型详细地分析了金属线宽度，厚度，线间距，层间距和介质材料等金属互连线参数对互连寄生参数的影响。 此外，在集成电路互连特性解析模型的理论基础上引入了多段分布式相邻耦合RC互连模型，并结合基于电报方程的解析公式对集成电路的瓦连延迟和瓦连线间串扰峰值进行估计。模拟结果分析表明，当金属导线的纵横比接近2时，线间耦合电容对互连总电容的影响将占主导地位。而且，在超深亚微米工艺条件下，当金属线宽和间距比例W/P的最优值位于0.5～0.6之间时，计算的互连延迟为最小。而在线宽一定的情况下，线间距增加一倍，互连线间串扰峰值将可下降低将近50％。用HSPICE对有损传输互连线仿真结果与模型结论一致。 在集成电路互连性能优化方面，借助线宽优化搜索程序在互连延迟和互连面积间获得较好的平衡，其优化结果在互连延迟仅增加10％左右的情况下使互连面积缩小将近62％。 通过对集成电路互连参数与互连特性两者关系研究，制定出一系列的集成电路优化设计规则，为超深亚微米层级集成电路设计人员提供有益参考。同时，也通过对集成电路瓦连优化方法的探讨，拓宽了设计过程中优化布线的思路，对高性能，高稳定性芯片的设计具有实际应用意义。