LDPC码(Low-Density Parity-Check Codes低密度奇偶校验码)是一种具有极强纠错能力的差错控制编码技术，它是Gallager于1962年提出的一种性能接近香农(Shannon)极限的好码。LDPC码的优异性能及其在信息可靠传输中的良好应用前景(例如光通信、卫星通信、深空通信、第4代移动通信系统、高速与甚高速率数字用户线、光和磁记录系统等)，被认为将是下一代电信和磁存储系统中广泛应用的纠错编码技术，已引起世界各国学术界和IT业界的高度重视，成为当今信道编码领域最瞩目的研究热点。LDPC码在许多情况下将取代Turbo码的趋势已很明显，研究LDPC码的学术意义、商业价值和对IT(特别是通信)领域相关技术发展的推动作用是巨大的。LDPC码可以通过BP(Belief Propagation置信传播)算法进行有效的译码，通常BP译码算法中包含大量的乘法运算，可以运用对数运算将BP算法的乘法运算转变为Log-BP算法中的加法运算。BP算法和Log-BP算法实际上都是使用的相同译码规则。 本文在深入广泛地阅读国内外大量的有关LDPC码与BP算法(又称为和积算法)资料的基础上，从易于实现的角度出发，着重提出并研究了一类LDPC系统码以及该码在Log-BP算法下的编码译码结构，并在此基础上深入研究了LDPC码译码器和编码器的FPGA实现问题，在本论文开始的时候，LDPC码译码器和编码器的FPGA具体实现已经完成。 本文第一章绪论里简要介绍了信道编码的发展动态，接着介绍了LDPC码在各类信道编码中的地位，以及简单介绍很多学者对其的研究，同时还对FPGA设计方法作了简要的介绍。 第二章里，主要介绍了LDPC码的一些基本的知识(由于LDPC码是一类校验矩阵非常稀疏的分组码，故也简单介绍了分组码的相关知识。)，同时还简要地描述了LDPC码的Log-BP译码算法，Log-BP译码算法决定了LDPC译码器的结构。 第三章主要介绍了该LDPC码译码器的设计和FPGA实现，也是本文的重点内容。在该部分中，根据LDPC的译码算法，提出了对应的部分并行译码结构。接下来围绕着该LDPC码，对结构中的各部分功能模块作详细的介绍。作者在该部分重点探讨了以下几项内容： ·部分并行译码结构 ·软判决译码方法 ·初始化信息，外部进化信息的量化 ·译码器各部分功能模块的FPGA实现 第四章主要介绍了该LDPC码的仿真和测试，其中也简要介绍了编码器设计重庆大学硕士论文中文摘要方案，认为选用串行的编码器能够在速度上与译码器相匹配。 关于LDPC码的介绍很多都只是停留在理论上的，真正对其具体实现上的介绍却是很少的，随着对LDPC码的不断深入的讨论，特别是在其具体实现方面，LDPC码取代Turbo码的趋势将日渐明显。