随着数字信号处理技术的日趋复杂、日益灵活，传统的硬核和固核的嵌入式硬件平台已经不能满足设计的需求，所以性能可定制、功能可裁剪、资源可扩展、便于移植的嵌入式硬件平台成为了现今研究的热门。本文设计了一种以FPGA为核心的处理性能可定制、外设功能可裁剪、资源配置可扩展、便于移植的嵌入式核心板，并且对核心板进行了功能验证。本文设计的核心板以一片FPGA为主，片外配置FLASH、SDRAM、SRAM、EPCS和必要的电源电路组成了一个灵活的FPGA最小系统，开发者可以根据不同应用需求在不改变硬件设计的基础上，使用此核心板完成多种系统级设计。论文简介了此核心板涉及的相关技术，对核心板的硬件设计进行了详细的分析，从器件选型到各个模块的设计及实现都做了详尽的介绍。在硬件平台实现的基础上，本文还进行了对此核心板的功能验证设计，包括使用SOPC Buidler定制基于NIOS II的片上可编程系统，根据设计需要使用Verilog HDL设计逻辑模块并对其进行仿真测试，针对SOPC进行了驱动程序的编写和基于μC/OS-II的应用程序的编写，在上述完成后对整个功能验证设计进行了仿真和测试，最后以FFT算法为例分析此核心板的性能。功能验证表明，此核心板硬件电路的各个模块功能正常，针对验证设计可以稳定地工作；此核心板针对FFT算法的性能分析表明其可以实现高速、多通道的数字信号处理功能。