以Camera Link接口的高帧频数字摄像机，具有输出帧频高、数据量大的特点，常规的监视器无法直接显示，限制了其在实时监测方面的应用；摄像机模拟接口输出图像的分辨率低，不能满足大型光电设备高精度光学系统的装调需要。因此，针对高帧频数字摄像机的实时全分辨率显示具有重要意义。　　 通过分析高帧频摄像机数字口输出工作时序，对其多通道串行接口的输出格式进行并行转换。针对图像数据量大的特点，提出利用高端FPGA外部扩展SDRAM的解决方案来实现对高速图像数据流的存储缓冲，在相应的显示时序控制下，完成对高帧频图像的抽帧显示。在FPGA内部，产生多种显示格式的控制时序，与相应的图像数据配合经过数模转换可以实现VGA、电视视频和DVI格式的视频输出，以适合不同显示接口的显示器需要。　　 FPGA开发是采用至上而下层次化设计，利用QUARTUS II集成开发环境提供的MegaWizard Plug-In Manager工具设置并完成FPGA内部嵌入的RAM、PLL等硬件资源配置、生成；利用SignalTapII逻辑分析仪协助软件程序调试。在FPGA内部实现UART功能模块完成与系统与外部串行接口通讯。基于状态机方式实现SDR-SDRAM控制器的设计，通过设置SDR-SDRAM在某种特定模式下工作，实现图像数据的灵活存取，同时利用流水线处理方式完成图像增强处理。　　 设计实现了图像的稳定显示，通过中值滤波和智能线性灰度拉伸，有效地抑制了图像CMOS噪声，提高了图像的对比度，改善了图像的显示质量。