论文部分内容阅读
高动态伪码捕获是卫星导航和航天器测控等领域中的关键技术。近年来,随着频率压缩搜索和时频二维压缩相关技术的提出,扩频信号的压缩捕获成为该技术领域中一个新的研究方向。论文围绕压缩捕获算法展开研究,研究内容如下:(1)总结了基于FFT的伪码快捕技术发展现状。一类是适用于长码的FFT/IFFT并行捕获技术,在高动态环境下捕获性能受多普勒频偏影响严重。另一类是适用于高动态环境的FFT频偏并行捕获技术,在捕获长周期伪码时资源消耗严重。还介绍了高动态扩频接收机的基本结构和三种传统的捕获算法。(2)针对传统的基于FFT/IFFT的伪码并行捕获受多普勒频偏影响严重的问题,提出将频率压缩搜索与FFT伪码并行捕获相结合的改进算法——FCS-DBZP算法。该算法先将接收信号分别映射到不同频率的子载波上并求和,再进行FFT伪码并行捕获。论文从理论上推导了该算法的虚警与检测概率、平均捕获时间等性能,并进行了蒙特卡洛仿真,仿真结果不仅验证了理论分析的正确性,还证明改进算法适用于高动态环境下的长码捕获。(3)基于二维压缩相关算法中的伪码压缩相关思想,提出了一种基于码相位压缩相关器与FFT频偏并行捕获的双驻留快速捕获方法——CCPC-FFT算法。在第一驻留阶段,利用码相位压缩相关器对相邻码相位进行快速、粗略的压缩搜索,同时利用FFT完成对多普勒频偏的并行捕获;在第二驻留阶段,利用传统的相关检测方法对第一驻留捕获的压缩码相位进行逐个精确搜索。给出了双驻留系统虚警概率、检测概率、平均捕获时间的理论分析模型,通过蒙特卡洛仿真验证了理论分析的正确性。仿真结果表明,与二维压缩相关算法相比,新算法的平均捕获时间大大缩短,具有更好的动态性能,可以实现大多普勒频偏下的伪码快速捕获。(4)研究了CCPC-FFT捕获算法的FPGA实现方案,设计了基于流水线的双驻留捕获实现结构,重点设计了码相位压缩相关器和FFT频偏捕获电路的实现方案。最后在FPGA平台上利用Verilog HDL语言进行了硬件编程实现和功能仿真测试,测试结果符合预期指标要求,证明了算法的可实现性。