当数据和时钟速度进入GHz量级时，抖动已成为制约系统性能的重要因素。在高速系统中，微小的时钟或数据抖动对整个系统都会产生巨大的影响。只有全面有效地测试和分析抖动，才能提高系统性能和保证系统稳定性。传统的抖动测量方法基于台式仪器和自动测试设备(ATE)进行芯片外测量，然而随着待测信号频率的提高，它在可测试性、抗干扰能力和测试成本上面临巨大挑战。　　 针对芯片外测量面临的问题，研究人员提出了芯片内抖动测试方法，即内建抖动测量方法(BIJM)。目前，常见的BIJM测量方法主要分为基于延时链、基于游标卡尺链和基于游标卡尺振荡环的抖动测量方法。然而，这三种方法在测量高速信号抖动时都存在一些弱点，如延时器件不匹配、占用芯片面积过大和无法用于高速测试。　　 本文对信号的抖动特性，抖动分析方法和抖动测量方法做了深入的研究。针对目前现有抖动测量方法存在的问题给出了自己的观点，提出了一种基于累积分布函数分析的抖动测量方法。该方法与现有抖动测量方法相比，最大的优点是在保证测量精度的情况下可用于测量高速信号抖动，并且减小了芯片面积和解决了器件匹配问题。以CMOS65nm工艺完成了该电路结构的设计和功能仿真，仿真结果表明该电路可用于测量2.5GHz的时钟信号抖动，测量精度达到1ps。