由Arikan教授提出的Polar码,已经从数学理论上证明,当Polar码的码长趋于无穷大时其Shannon限可达。相比于传统的信道编码,Polar码可自适应各种场景下的速率匹配要求,且构造方法明确、无错误平层,使得Polar码后来居上,成为5G通信增强型移动宽带（enhanced Mobile Broadband,eMBB）场景中控制信道的信道编码方案。由于连续删除（Successive Cancellation,SC）译码方案串行处理的特点,译码性能不太理想。采用连续删除列表（Successive Cancellation List,SCL）译码方案可有效解决这一问题,可在SC译码方案基础上获得较大的性能增益,但复杂度较高。因此,在保持优异的纠错性能前提下降低复杂度对Polar译码器的实现来说具有极大的研究意义。在“增强移动宽带5G终端模拟器研发”项目支持下,对5G新无线（New Radio,NR）Polar码的译码算法进行了深入研究,研究工作和创新点如下:1.针对SC译码算法复杂度高和最小和译码算法定点性能较差的问题,提出了量化和积（Quantized Sum Product,QSP）算法。运用量化和积函数代替SC译码算法中的双曲函数运算,即仅需乘法和加法操作,降低了计算复杂度,易于硬件实现。仿真结果表明,提出的量化和积算法较SC译码算法的性能损失不超过0.1dB。当误码率达到10^-4时,所提算法比现有的分段线性近似算法有0.4dB的性能增益。相比于SC译码算法和最小和译码算法,QSP算法是性能和计算复杂度的折中。将所提方案移植到SCL算法中,性能逼近SCL译码算法。2.在数字信号处理器（Digital Signal Processor,DSP）上完成了PDCCH（Physical Downlink Control Channel,物理下行控制信道）发送端和接收端的设计与实现工作,并通过罗德的信号频谱分析仪ROHDE&SCHWARZ FSW200验证了该设计与5G NR技术规范的一致性。由于现有的DSP芯片并没有相关的Polar译码器协处理器,所以针对Polar码的DSP实现,基于TMS320C6678多核DSP,提出适合于该芯片的一种循环冗余校验（Cyclic Redundancy Check,CRC）辅助SCL译码架构,并对架构中的各个模块进行了C代码实现,其中详细设计了处理单元（Processing Element,PE）架构,相比于原始SCL方案,提出的量化和积方案在PE处理时间上减少了17倍之多。合理地利用了有限的硬件资源,增加了硬件处理效率。