数字信号处理学科的一项重大进展是关于数字滤波器设计方法的研究。而FIR数字滤波器可以方便地实现线性相位,其群时延不随频率变化,因此在数字信号处理中占有非常重要的地位。FIR数字滤波器传统的设计方法有窗函数法、频率抽样法和等波纹逼近法等。用窗函数设计FIR数字滤波器就是用有限长的脉冲相应逼近序列,其基本设计思想为:首先选定一个理想的选频滤波器,然后截取它的脉冲响应得到线性相位和因果的FIR数字滤波器。本文是以窗函数设计方法为基础的。本课题在研究了大量国内外技术文献的基础上,总结了FIR滤波器发展的现状与水平。认真分析了FIR数字滤波器的基本结构和设计原理,提出一种基于时分复用的CSD编码FIR滤波器的设计方法。并以一个16阶的FIR低通数字滤波器为例,采用VHDL硬件描述语言对这种滤波器设计方法进行描述,说明了该滤波器的实现过程,主要讨论了时分复用和CSD编码乘法器的硬件实现方式,并且在Quartus II环境下进行了仿真、综合验证,结果表明电路工作正确可靠,并满足设计要求。符号数的正则表示(CSD)是一种用最少的非零比特位来表示符号数的编码技术。文中介绍了一种基于二进制补码数到CSD编码的转换算法和基于CSD编码技术的常系数乘法器的实现。这种FIR滤波器设计方法有效的减少了硬件资源的占用。本设计利用Altera公司的FPGA开发软件Quartus II与MathWorks公司的MATLAB软件实现电子设计自动化(EDA)应用中的协同仿真,从而提高了现场可编程门阵列(FPGA)设计的效率,使得Quartus II的波形仿真功能更加强大。