随着移动产品的广泛应用,市场对高速存储器的需求在不断增长。高速发展的闪存(FLASH)可以满足不断增长的市场。由于与非(not and,NAND)闪存架构与传统的内存不同,研发人员在设计NAND闪存模块时会面临许多挑战。而实现存储系统简单的方式是给闪存加上控制器。随着系统越来越多地访问内存空间,判断和纠正可能出现的错误是非常必要的。针对这种情况,系统应用错误纠正码实现了检错纠错的功能。FLASH在DSP中的设计可以通过嵌入IP的方式实现。主要内容如下:(1)由于功能的升级,嵌入式FLASH IP需要增加错误检查和纠正(Error Correcting Code,ECC)功能。本论文的工作通过ECC模块的功能划分,细化了纠错算法在检错纠错过程中的具体过程。(2)由于芯片更换了制造商,工艺发生了改变。本文通过验证FLASH的具体功能,重新设计了接口逻辑,使引脚可以复用,逻辑达到一致。在时钟方面,FLASH IP需要增加定时器,才能完成擦除操作。(3)存储空间需要增大一倍。论文设计了两片IP核的新的结构,并重新规划了数据的输入输出接口和地址接口。在存储速度方面,本文设计了新的数据结构——分段存储,使得存储速度提升了一倍。(4)在项目的仿真验证阶段,论文完成对FLASH的上电复位、复位、擦除、编程、读操作的功能验证。至此,本文的双核结构完成了前端设计,功能验证达到了设计要求。