随着CMOS电路消噪技术的发展,CMOS图像传感器的性能不断提高,而且许多公司都已开发出了高速率、高分辨力的产品,比如Cypress公司生产的图像传感器的分辨力可达1280×1024,帧速率可达450fps。但是对于这么高速率的成像器件,传统的图像采集、处理与传输方案已经不能充分发挥其优势,鉴于此,本文研究了一种基于FPGA和USB2.0的高速图像采集、处理与传输系统。在对几种图像处理系统进行比较的基础上,给出了系统设计的总体方案,本方案使用可编程逻辑器件作为图像传感器的控制芯片,采用LVDS(低压差分信号)进行数据传输,图像的压缩处理通过可编程逻辑器件来完成,选用SDRAM实现图像的帧存储,最后通过USB2.0实现与上位机的通讯。本文设计了差分时钟模块和模数转换模块硬件电路;介绍了LVDS的特性,设计了LVDS接口与FPGA及其它电平接口的硬件电路,并给出了LVDS信号的布线原则和设计要点;介绍了采用乒乓操作实现图像帧存储的方法,设计了具体的硬件电路;设计了USB2.0接口的硬件电路;完成了电平转换和图像传感器控制模块硬件电路的设计。本文采用Verilog HDL硬件编程语言在可编程逻辑器件内部设计了CMOS图像传感器的时序驱动。并设计了基于FPGA的SDRAM控制器。另外在比较了几种并串转换电路的基础上,完成了采用可编程逻辑器件实现数据并串转换的设计。最后给出了硬件调试结果和仿真结果,并对系统性能进行了分析,为进一步的研究开发奠定了良好的基础。