与以往射频收发芯片常用的双极工艺、GaAs工艺相比,CMOS工艺不仅具有相对较低的价格和功耗,而且便于集成,所以在模拟和数字电路设计时CMOS工艺的应用更加广泛。但是随着CMOS工艺的进步,MOS晶体管的沟道长度不断减小,器件特征频率不断提高,会导致在电路设计时出现某些对电路性能产生影响的非理想寄生效应,如衬底损耗效应、温度效应、泄漏电流、噪声以及失配,从而影响整个无线系统的设计[1]。所以在电路设计时应该着重考虑各种参数之间的折中与优化以便实现符合要求的电路模块。随着时代的发展,人们对手机、相机及可穿戴设备等无线通信设备的小型化、低功耗、低成本要求越来越高,因此研究如何提高射频模块和低频放大器的性能具有十分重要的意义。论文首先简要介绍了模拟和数字电路设计常用的方法以及所应用的EDA工具。与数字电路设计相比,模拟电路要在设计过程中对各种不同的约束条件及表征电路性能的参数进行正确的折中与优化[2]。其次介绍了有源以及无源器件的参数及尺寸对电路性能以及版图造成的影响。所以为了更好地适应现代低电压低功耗射频模拟电路的设计趋势,本文提出了利用gm/ID的设计方法进行电路设计时所必要的折中与优化。为了更好地分析gm/ID设计方法的优势,本文着重分析了MOS晶体管工作在不同反型层的性能特点,同时提出了一种可以直观地表示不同性能参数的MOS晶体管工作面,比较了处于工作面内不同区域的MOS晶体管的优点、缺点以及主要应用范围。在此基础上,论文根据MOS晶体管中等反型区的工作特性,结合gm/ID设计方法设计了两个低功耗的电路,分别为工作频率为2.4GHz的LC-VCO以及增益为30dB的跨导运算放大器OTA。本论文的主要工作有:(1)设计了一个全差分结构的工作频率为2.4GHz的低噪声压控振荡器,同时仿真结果表明该振荡器具有良好的输出频率范围和噪声性能。在进行电路设计时首先分析了TSMC 90nm工艺库中MOS晶体管的gm/ID曲线分别与反型层、寄生电容、晶体管尺寸以及输出电阻的函数图形,这些参数均与所设计的压控振荡器性能有密切的关系。然后将传统的表征压控振荡器性能参数比如输出电压幅度,相位噪声表示为gm/ID的函数关系,利用所生成的图形选择电路结构所有的MOS晶体管尺寸以及谐振网络中的电容容值以及电感值。该论文提出的基于gm/ID设计方法可以实现压控振荡器的整个设计流程以及不同性能参数间的快速优化。(2)设计了一个共源共栅OTA电路。利用gm/ID方法设计的跨导放大器中所有的信号通路上的器件的反型系数、沟道长度和漏极电流均相等。虽然这样做可能得不到最优的热噪声、闪烁噪声和局部面积失配,但是可以为典型OTA电路结构提供一种简单的模拟电路设计流程及优化方法。整个设计基于台积电TSMC 90nm工艺,利用Cadence Spectre RF仿真设计电路,采用Virtuoso Layout绘制版图。仿真结果表明:当输出频率为2.4GHz时,压控振荡器的相位噪声为-110.8dBc/Hz@1MHz,电源电压为1.2V时的工作电流为147uA,功耗为0.4mW。跨阻放大器的仿真结果为增益为31dB,相对应的相位裕度为70°,电源电压为1.2V时功耗为7uW。