在现代电子系统中,用户追求的目标是实现实时快速可靠的数字信号处理。FIR数字滤波器以其严格的线性相位特性成为实现信号实时处理的关键部件。可编程逻辑器件在速度和集成度方面的飞速提高为硬件实现数字信号快速可靠处理提供了新途径。FPGA是最常用的可编程逻辑器件,它所具有的查找表结构非常适合实现FIR数字滤波器。HDL硬件描述语言灵活的描述方法以及与硬件无关的特点,使得利用硬件描述语言基于FPGA芯片实现FIR数字滤波器成为新的研究方向。本文对基于分布式算法的FIR滤波器的设计及FPGA实现进行了研究。介绍了FPGA的基本原理、设计流程、设计指导原则、设计思想与技巧和FIR数字滤波器的基本理论以及几种常用的窗函数;研究了分布式算法的串行、并行、串并结合实现方式,重点研究了分布式算法的并行流水实现。在设计FIR滤波器时,采用可重复配置查找表LUT和HDL语言实现分布式算法,简化传统的乘累加设计;采用表分割法进行查找表分割,缩小查找表规模;采用查找表参数独立于滤波器结构的方法使滤波器有较强的通用性和更适于模块化实现,以有利于系统维护和扩展;对滤波器各设计模块进行了仿真并用MATLAB对仿真结果进行了分析以验证设计的正确性。仿真结果表明,采用分布式算法实现的FIR滤波器硬件规模较小,具有实时快速可靠的特点。