支持PCI局部总线接口的HDLC控制器在现实中广泛使用,但是这类ASIC芯片存在很多不尽人意的问题,如业务量大的时候中断FIFO溢出、初始化发送通道时序错误等缺陷,而且芯片版本不断升级,工程应用上面临项目进度失控,人力不断投入,这不仅对提供该类功能的设备研发造成了困难,也使设备在使用过程中不断遭遇问题,设备量产后仍然投入大量人力物力维护,因此自行研究基于PCI core的HDLC控制器具有实际意义,本次研究采用的网络接口为CE1接口。本文参考了CN8474的设计方法,深入分析了需求定义的功能,吸收了大量相似课题的经验,提出了使用Altera公司Cyclone系列的开放PCI core来实现既定功能,解决ASIC遗留问题的方案。本文利用FPGA可编程逻辑器件和硬件描述语言VHDL,采用自顶向下的设计方法。在FPGA自身能够提供的功能和性能的基础上,对采用FPGA实现复杂的ASIC芯片功能做了创新性和探索性研究。主要内容为:1.分析了与本文紧密相关的PCI部分总线协议和HDLC协议。2.详细介绍了FPGA实现的功能以及各个子模块的功能,并且对BD定义,收发数据的操作,通道启动和停止做了简要介绍。3.详细描述了FPGA实现的框架结构,各个子模块的定义和详细工作机制。重点描述了PCI控制器,DMA控制器,HDLC控制器的信号定义。4.详细描述了验证环境,通过测试环境检验设计达到了预定要求,设计已应用于实际产品。