肖特基二极管（SBD）具有较低的正向导通压降以及良好的频率特性，被广泛应用于高频、整流等电子领域。随着半导体技术快速发展，电路集成度愈来愈高，器件尺寸愈来愈小，相应问题随之而来，其中之一就是静电放电（ESD）。SBD是一种对ESD敏感的器件，其每年因ESD导致SBD的失效在所有失效因素中占有很大的比例，主要由于ESD具有潜在性，很难检查器件失效。如何提高器件的ESD性能是电子行业所面临的一个重要问题。本文研究提高SBD的ESD性能途径。利用SILVACO TCAD软件对1ASBD芯片进行建模，在芯片阴极加反向HBM ESD电流脉冲，设置电学和热学边界条件，仿真SBD的ESD温度场和电场分布。本文从衬底材料和P~+环两个方面研究提升SBD抗静电能力的方法，在结构不变的情况下，采用性能优越的SiC材料替代传统的Si作为衬底，对Si以及3C-SiC、4H-SiC、6H-SiC四种SBD分别进行结构建模以及ESD性能的仿真。仿真结果表明，SiC衬底可以有效地提高SBD的抗静电能力，其中4H-SiC效果最好，电场峰值为3.51105V/cm，比3C-SiC和6H-SiC小2104V/cm；4H-SiC最大电流密度达到300A/cm2，比另外两种SiC小一个数量级；在晶格温度方面，4H-SiC、3C-SiC和6H-SiC温度峰值分别为330K，335K和360K，其中，4H-SiC所需时间最长。本文从无P~+环、P~+环结深、P~+环宽度、环个数及环间距等方面研究P~+环对SBD抗静电能力改善作用。仿真结果表明，带P~+环的SBD通过5kV ESD测试，无P~+环未能通过；增加P~+环的结深，SBD的ESD性能得到明显提高；环宽度略有增加时ESD性能保持不变，大幅度增加时，ESD性能增强；在一定程度上，环个数增加能够提升SBD的抗静电能力，超过一定值时无改善作用。环间距从15μm增加到17μm，ESD应力不变，大于17μm时，随着环间距的增大，ESD应力呈线性增加。