论文部分内容阅读
超大规模集成电路的飞速发展使得模数转换器得到了长足的发展，由于Sigma-delta ADC的低成本，高分辨率特性，对前级抗混叠滤波器要求低，对工艺匹配精度要求低等诸多优点受到广泛重视，广泛应用于音频信号处理和惯性器件中。MEMS中心目前正大力发展微加速度计等惯性器件的研究，其特点是应用在低频信号，对精度要求比较高。针对惯性器件接口电路，本文分析设计了一款Sigma-Delta ADC，包括四阶前馈调制器和抽取滤波器，采用上华0.6μm工艺完成了仿真。在调制器设计中，本文采用前馈求和结构以减少各级积分器的输出，进行系数优化降低功耗，采用四阶调制器以实现较高的信噪比，采用1-bit量化结构减小非线性。本文设计的调制器信号带宽500Hz，过采样率256，采样时钟频率256kHz。使用MATLAB的Simulink和SD Toolbox搭建调制器模型，行为级仿真结果得到调制器信噪比为100.5dB，有效位数16.4bits，然后在Cadence环境下使用开关电容电路实现了调制器的电路级设计，采用动态比较器来提高比较速度、降低功耗，采用全差分运放抑制偶次谐波，采用两相不交叠时钟来降低沟道电荷注入效应，使用上华0.6μm工艺进行电路级仿真，得到其信噪比为94.7dB，有效位数15.44bits。在抽取滤波器的分析设计中，首先深入分析抽取滤波器的工作原理，在硬件开销和性能间综合考虑，采用CIC滤波器，半带滤波器，半带滤波器三级级联结构，实现降采样128倍，从调制器输出的1-bit数字信号中重构出原始输入信号，并且对带外噪声进行滤除。为了保证精度，各级滤波器的输出采取26bits。在MATLAB中对三级滤波器分别进行了行为级设计，然后使用Modelsim进行了RTL级设计，实现了包括各级滤波器、测试模块、时钟等模块在内的Verilog代码设计，完成了代码级的数字滤波器仿真。最后使用Synospsys DC工具进行了抽取滤波器的DC综合，最后使用Encounter对设计进行了布局布线，实现了抽取滤波器的版图。