论文部分内容阅读
Sigma Delta ADC(Analog to Digital Converter)主要由Sigma Delta调制器和数字滤波器两大部分组成。与其他类ADC相比,其优势在于较高的转换精度和较低的功耗。其中,Sigma Delta调制器对工艺生产中的各种非理想因素具有不敏感性,它对模拟电路设计的指标要求较低,因此已被广泛应用于音频信号的处理之中。Sigma Delta调制器性能的优劣制约着整个Sigma Delta ADC精度的高低。本文旨在实现一款有效位数大于15bit,功耗小于10mW的高性能Sigma Delta调制器。针对上述指标,本文的主要研究内容如下:第一部分为行为级仿真部分,用于验证所选结构能否达到预期指标,并计算后续电路设计所需参数;第二部分为具体电路的实现部分,详细给出了MOS管级电路和仿真结果;第三部分为版图设计及后仿真部分,再次验证Sigma Delta调制器的性能。本文首先对Sigma Delta ADC进行了概述,并突出介绍了Sigma Delta调制器的基本原理。接下来根据指标要求,制定调制器基本构架。选取128倍过采样率的单环三阶结构来实现预期目标。利用Matlab工具以及Sigma Delta Toolbox工具箱验证了所选结构的可行性。通过Matlab中的Simulink工具进行建模,分析了各种非理想因素的影响,如时钟抖动、开关电容热噪声、运放热噪声,运放有限增益、带宽、压摆率等。利用Sigma Delta Toolbox里的辅助函数计算出了后续电路设计所需的各参数值,如积分电容值,积分器中运放的增益、带宽、压摆率等,为后续电路的设计提供了可靠依据。电路设计部分主要完成了两相不交叠时钟电路、开关电容积分器、比较器和带隙基准源等模块的设计。文中详细给出了每个模块的电路结构及仿真结果,最后对Sigma Delta调制器进行了整体仿真验证,并对调制器的优化方法进行了总结。整个设计采用TSMC 0.18μm的标准CMOS工艺,模拟采用3.3V供电电压。利用Cadence工具中的Spectre对整个Sigma Delta调制器进行了时域仿真,其所得结果与系统行为级建模结果基本相符。最后,本文对Sigma Delta调制器的版图进行了绘制,给出了版图设计的规则、步骤和注意事项。对整个调制器版图抽取寄生参数并进行后仿真,将Spectre输出的时域仿真数据放在Matlab中进行频域分析,最终实现了93.9dB的信噪比,约为15.31bit的有效位数,整个Sigma Delta调制器功耗仅为8.7mW,版图面积约为740μm*1050μm,达到了预期设计目标。