乘法运算一直是数字信号处理中不可或缺的数字逻辑运算操作,也是衡量很多数字信号处理器芯片运算性能的主要评价指标。一方面,为了实现较高的精度,数字信号处理器中通常在运算中使用浮点乘法器来代替定点乘法器。另一方面,近些年来在深度神经网络和一些图像处理等容错应用中,可以通过降低部分计算的精度来降低电路的功耗和提高运算性能。针对上述应用领域,本文在深入调研近似计算理论和乘法器电路结构的基础上,研究了近似乘法器的设计和优化方法。首先,研究了基于近似计算乘法器的基本原理和一般设计方法,完成了乘法器的主要功能模块的设计和相应的误差分析。其次,在乘法器部分积产生和压缩电路设计中,提出基于“与”门和“或”门的近似4-2压缩运算单元,并对部分积压缩方法进行了优化。第三,根据本文提出的近似乘法器设计方法,设计并实现了三种16位近似乘法器电路。在此基础上,利用综合误差分析方法,对这些近似乘法器进行了分析和比较。本文提出的近似乘法器,在28nm工艺下进行仿真、综合与物理设计,实验结果表明,与传统的精确计算乘法器相比本文设计的近似乘法器面积减小了49.96%、电路延时降低了65.96%、功耗降低75.44%。在图像处理应用系统验证中,本文将设计的三种近似乘法器应用于图像锐化和图像边缘检测中。仿真结果表明,提出的近似乘法器较高质量的实现了图像处理锐化和边缘检测。图像锐化处理中,设计三处理后的图像PSNR值和SSIM值均为最高;设计二处理后图像的SSIM值与设计一相比提高了0.42。图像边缘检测中,设计三处理结果近似于精确乘法器处理结果,而设计一和设计二分别在PSNR和SSIM评价中为最好结果。研究和实验结果表明,本文提出的基于近似理论设计的乘法器可以显著降低电路面积和运算功耗、提升处理速度,并能有效控制计算误差,在图像处理等领域具有一定的应用前景。