量化金融是指通过数量化方式及计算机程序发出交易指令,以获取收益为目的的金融投资方式。在此背景下,越早获得行情数据进行计算并执行交易策略就越可能抓住最佳交易机会点。以证券的量化交易为例,行情数据从获取、传输、计算、到执行的整个链路,延迟越低越好。其中包含两个关键的阶段:一个阶段是从交易所获得行情数据,由于交易所通常会对行情数据进行FAST编码,接收方在获取数据时需要对其进行FAST解码;另一个阶段是从行情数据中解析出盘口数据。上面两个阶段当前面临的计算难题是:纯软件处理方式的延迟高,采用FPGA硬件处理方式则开发周期长、策略更新困难。为了解决上述问题,本文提出了一种基于OpenCL和HLS的FPGA硬件解码模式,设计并实现了FAST协议的硬件解码器和行情数据的硬件解析器。基于上述工作,最终实现了一套面向股票量化交易的FPGA超低延迟量化金融计算系统,并在证券交易所的真实数据上进行了实验和验证。具体工作如下:设计并实现了基于FPGA的FAST硬件解码器。对于FAST协议解码,基于Vitis平台,采用高层次综合语言和OpenCL对FAST数据进行解码加速,将协议分为Pmap值提取、字段域标记和分割、有效数据位合并、各字段域解码四个部分,对其进行流水处理。此外,针对不同实时数据类型进行分类并行处理,并通过数组切分存储映射、内核复制、存储优化等方式降低数据解码的延迟并提高FPGA硬件资源的利用率。最终实验结果测试单条FAST数据的解析延迟可以控制在183ns以内。设计并实现了基于FPGA的行情数据硬件解析器。针对行情盘口快照解析阶段的硬件加速,通过逐笔委托和逐笔成交的交易逻辑推算出行情盘口快照。依靠交易时间相同,委托在前,成交在后的交易顺序,按照证券编号对数据进行分类,通过内核复制使得不同的证券并行处理,对存储单元进行优化。通过偏移量存储、自定义数据类型、二分查找优化等方式提高FPGA硬件存储资源的利用率并降低数据处理的延迟。最终实验结果测试单条行情盘口快照的解析延迟控制在189.8ns。实现了一套面向股票量化交易的FPGA超低延迟量化金融计算系统。将以上两部分计算模块结合构成量化金融计算加速模块,并与现有的网络协议卸载模块构成整个基于FPGA的量化金融计算加速系统,并通过OpenCL在Xilinx Alveo U50加速卡上实现,在同时处理80支股票的情况下,相比CPU I9-9900X 10C20T,行情数据解析速度提升了8倍。同时相比传统的HDL硬件FPGA开发模式,开发效率提高了3-4倍,能够更好适应金融市场的迭代需求。