随着金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transistor,MOSFET)器件的尺寸不断缩小,漏电流(Leakage Current)对器件功耗及性能的影响也越来越大,使得半导体工艺技术、器件设计及集成电路设计面临诸多挑战。研究者不断地提出更优的MOSFET器件紧凑模型(Compact Model),来对MOSFET的输出特性及漏电流进行物理描述,希望借此优化与完善半导体器件设计,尽可能地减小漏电流对器件性能及功耗的影响。目前较先进的MOSFET紧凑模型是基于表面势的PSP模型。该模型的核心是以沟道表面的电势为变量,对器件的各项电学特性进行物理意义上的建模。表面势模型在MOSFET沟道上的建模,是具有非自洽性的,即以表面势在沟道方向上的平均值在沟道任意位置上进行电学特性的建模,使得沟道电流在沿沟道方向恒定,因此PSP模型是具有高计算效率及精度的紧凑模型。而在非线性物理效应越来越显著的小尺寸技术节点,电流在沟道方向上是否恒定,需要进行重新考虑。在90nm节点以下工艺中,MOSFET管栅极氧化层的厚度将小于1.4nm。随着氧化层变薄,沟道中的载流子隧穿经过氧化层势垒并进入栅极的几率增大,该隧穿电流对MOSFET沟道电流的影响也随之增大,从而影响了器件的性能及可靠性。而我们知道,小尺寸MOSFET管中,在沟道方向的表面势电压值是不同的。这就导致了在沟道不同位置上,栅极隧穿电流效应对沟道电流的影响是不同的。基于表面势的PSP模型假定在沟道方向上栅极隧穿电流效应对沟道电流的影响是相同的。该假定虽然有利于采用一阶近似从而简化计算栅极隧穿电流与沟道电流的连续性方程,但其结果是非自洽性。因此,该模型在一定的偏置电压范围内并不适用描述亚微米工艺的集成电路中栅极氧化层的变薄导致的隧穿电流效应。本文提出了 一种考虑栅极隧穿电流效应对沟道电流的影响的自洽性修正判定模型。本模型通过栅极隧穿电流与沟道电流连续性方程的级数展开近似解,推导出栅极隧穿电流效应下,MOSFET表面势在沟道位置上的高阶项。利用对称线性化方法中的表面势与沟道位置的一阶关系及其泰勒展开,推导出电流连续性方程展开式的高阶项系数。通过二阶系数是否大于一阶系数,来判定PSP模型的电流在沟道任意位置的恒定近似的有效偏置范围。通过实验研究表明,较小衬底偏压及漏端偏压时,存在栅压大于4.5V的偏置范围,使得表面势关于沟道位置的高阶项大于低阶项,隧穿电流对沟道电流的影响较大。