模数/数模转换器（AD/DA Convertor）是数字世界和模拟世界的桥梁，是许多数字信号处理系统的关键模块。通常，模数转换采样率需要满足Nequist采样定理，但在无线接收机中，其射频前端的输出信号最高频率较高，若其后的模数转换器服从Nequist定理，其采样频率便为输出信号最高频率的2倍，高采样频率则意味着高成本、高功耗。考虑到无线接收机的输出信号一般为带通信号，出于节约成本、减小功耗、提高频谱利用率的目的，利用欠采样技术，使得ADC的采样频率不高于最高信号频率的2倍，且与信号带宽有关。本文便设计了一个基于CMOS工艺，应用于无线接收机中的4位模数转换器。本文所采用的Flash ADC结构，主要由采样保持电路，量化器，带隙基准电路，编码器，时钟生成电路等部分组成。本文首先分析设计了采样保持电路中的采样电容、运算放大器、自举开关，量化器中的参考电压产生电阻网络，比较器等关键模块，介绍了各模块中采用的一些常用技术；其次，为了验证设计的ADC各个模块的功能，对ADC的各个模块进行了仿真验证，仿真结果表明设计的各个模块满足设计要求；接着介绍了ADC的版图设计，包括ADC的整体版图布局与采用到的版图技巧；最后，对Flash模数转换器进行了系统仿真。本次设计采用TSMC0.18μ mCMOS工艺，经系统仿真验证，本文设计的模数转换器静态性能达到DNL<0.15LSB、INL<0.15LSB。当输入信号频率为2MHz采样频率为62MHz时，ADC的信噪比为28.25dB，无杂散动态范围为34.63dB，有效位数为3.83位，ADC的整体仿真结果显示该模数转换器满足无线接收机中的欠采样应用。