论文部分内容阅读
随着电子技术的发展，数字系统正向高速化与小型化方向发展。高速化与小型化使PCB上的互连线和叠层设计对系统的电气性能影响越来越突出，信号上升时间的加快与电路集成度的不断提高导致PCB上出现反射、串扰、轨道塌陷及电磁干扰等信号完整性问题，从而造成信号失真、时序混乱、系统误触发及数据错误等严重后果。信号完整性问题已成为高速数字系统设计是否成功的关键问题之一。鉴于反射与串扰是信号完整性两大主要因素，本论文研究以双通道信号采集系统硬件设计为背景，主要工作包括：1)分析了高速PCB设计中信号的反射与串扰形成原因、影响反射与串扰的因素、减小反射过冲的端接策略、抑制串扰噪声的方法及串扰的矩阵描述等，为双通道信号采集系统PCB设计提供理论依据。2)用建模和仿真的方式对不同的端接策略进行了分析，接收端的过冲幅值仿真结果分别如下：4.52V(无端接)、3.46V(源端串联端接)、3.66V(终端上拉电阻端接)、3.37V(终端下拉电阻端接)、3.59V(终端戴维宁端接)、3.51V(终端RC端接)。由仿真结果可以看到不同的端接策略对反射过冲有不同程度的抑制。3)在双通道信号采集系统设计中，通过对数据线网络D2进行串扰仿真分析，可以看出减小耦合长度、增大线间距、减小走线到平面层的距离和净化攻击网络都可以对串扰噪声进行有效抑制。经过分析，设计中采用增大线间距的方法来抑制受害网络对其产生的串扰噪声。4)基于高速电路设计流程对双通道信号采集系统PCB进行设计。通过对SDRAM的外部时钟网络进行源端串联端接电阻，仿真频率为133MHz时，该网络接收端的过冲幅值为3.31V；通过对数据线网络D2与其两个攻击网络D1、D3的间距进行调整，仿真频率为133MHz时，串扰噪声最大值为141mV。仿真结果均小于设置的过冲阈值和串扰噪声阈值，满足高速电路设计要求。