本文主要对射频通信系统中的两个关键模块——低噪声放大器和频率合成器展开了一些研究和设计工作。 第一章，绪论。概要的介绍了当前无线收发器的实现工艺，以及收发器的基本结构。 第二章，低噪声放大器在RFIC中的实现和优化。从芯片级的角度提出了射频集成电路中低噪声放大器的主要设计指标和基本结构；接着深入研究了共源共栅、源极电感负反馈型低噪声放大器设计与优化的主导思路和基本步骤，并用HP ADS进行了仿真。 第三章，射频通信系统中低噪声放大器设计。从电路级的角度介绍了RF低噪声放大器设计中的关键参数和主要指标，并利用S参数和Smith圆图来折衷稳定性，增益，噪声等关键指标，从而给出了RF低噪声放大器设计的一般方法。最后又根据该方法给出一个RF低噪声放大器的设计实例。 第四章，频率合成器设计基础。首先简要的介绍了频率合成器的主要性能指标，接着有重点的介绍了三大频率合成方案及其特点，最后讨论了DDS与PLL频率合成法的几种组合方案，并选出了本设计将采用的方案。 第五章，高速锁相跳频频率合成器的研究。首先详细分析了DDS跳频信号源的频谱性能以及锁相环路的基本原理和性能，接着给出了几种提高锁相式频率合成器频率转换速度的方法。 第六章，高速锁相跳频频率合成器的研制。首先根据给定的性能指标和设计方案来设定基本参数，并根据这些参数来选定各功能模块所需的芯片；接着利用这些芯片设计出各个模块的电路原理图。 第七章，高速锁相跳频频率合成器性能的测试和分析。有序地整理了该设计实例中各模块的实测数据，并根据这些测试数据详细地分析比较了不同参数对频率合成器性能的影响。最后给出了本次设计的心得。