随着集成电路技术的逐步发展和移动通讯市场的快速增长,以CMOS硅工艺为基础的射频集成电路得到极大的关注。片上电感作为射频电路中的重要无源器件,在可实现阻抗匹配、可调谐负载、反馈、滤波等功能,在单元电路中扮演着举足轻重的角色,其设计和优化已成为整个电路成功设计的关键之一。同时,在射频条件下,硅基片上电感的金属损耗和衬底损耗都会变得相当严重,不但大大降低了它的品质因数,也给建立高精度的电感模型带来了很大困难。因此,在准确分析片上电感工作机理的基础上,建立合理的等效电路模型,高效地提取模型参数,从而准确表征电感电磁学特性随频率变化的情况,对于射频电路设计至关重要。本文研究重点是硅基在片电感的结构分析、建模建库和仿真设计。　　 本文首先介绍了硅衬底集成电感的三种类型,即有源电感、键合线电感和金属互连线电感。随后分析了电感的电磁场特性,介绍了电感的性能参数,总结了损耗机制及建模方法等。电感的损耗机制着重讨论了金属损耗和衬底损耗。建模方法主要介绍了电磁场仿真、分段等效模型和紧凑的集总模型,并根据建模的不同要求对这三类方法进行了比较。　　 利用已有的改进型单兀模型,本文建立了一个电感scalable模型,即可缩放模型。该模型中所有元件参数值的公式都是基于电感线圈的填充密度。每个电感具有不同的填充密度,因此用包含它的等式来代表电感特性,公式简单,使用模型参数少,与其他文献中的scalable方程比较,该模型在优化系数总数量上大大减少,提高了建模建库工作的效率。　　 在分析和总结了前人的工作基础上,本文提出了一个新的双π可缩放模型。该模型采用了新的元件结构描述趋肤效应和邻近效应,即趋肤效应由三个R-L串联支路组成的并联网络模拟,用支路电感之间的互感来表示邻近效应。同时,由硅衬底涡流效应引起的磁性衬底损耗也用一个R-L串联支路表征。对于双π等效电路,可缩放模型中元件初值均是根据版图和工艺参数,用具有物理意义的公式计算得到,通过添加一些优化系数来提高拟合精度。该模型主要提高了模型在高频时的精度,拓宽了模型的带宽。采用基于SMIC0.18μm RF CMOS工艺和华虹0.18μm RF CMOS工艺的平面螺旋电感分别对以上两个模型库进行验证。从结果来看,仿真和测试数据拟合良好,能够满足电路设计的要求。新双π可缩放模型的验证结果显示大部分电感L和Q在直流～20GHz谐振点前的频率范围内误差不超过5％,具有很高的精度。　　 最后,针对片上集成电感占据芯片面积偏大的问题,本文提出了一种纵向螺旋电感,根据结构的不同,新型电感可分为单端、对称和叠层三种结构。随后介绍了电感的电磁场仿真步骤和软件的设置,并对比了仿真结果和测试结果。在此基础上,比较了纵向螺旋电感和平面螺旋电感的性能差异,从结果中可以看出,前者比后者节省了至少70％的芯片面积。